在輸送量運算方面達到同級最佳電源效率
越來越多種現代運算工作負載，需要可藉由提升核心效能，或提高核心密度來擴充運算效能的彈性 CPU 系統完成。此外，電源效率也越益成為資料中心伺服器架構與設計的關鍵。當今先進的多核心 CPU 實作需要更多晶片面積 (範圍)，而不只是單一光刻光罩範圍 (大約 800mm2)。這又反過來使得拆分架構變得必須，也促進對先進封裝技術的需求，以最大化晶片之間的通訊頻寬，同時將延遲影響降到最低。除了滿足這些需求，Intel 也在 18A 流程節點以及先進的封裝與組裝技術中，推出了幾項開創性新技術。
圖 1。示意圖顯示多個小晶片結合 2D 與 3D 先進封裝技術互連，以在封裝中創造複雜系統
新技術元件包括：
- RibbonFET：最新的電晶體架構進步。
- PowerVia：最新的電源供應技術進步。
- Foveros Direct 3D：支援作用中晶片高密度直接堆疊的混合式連接技術。
- 嵌入式多晶片連接橋接 (EMIB) 3.5D：整合 EMIB 2.5D 技術與 Foveros Direct 3D。
- Intel Foundry FCBGA 2D+：高效能、多晶片、符合成本效益的高針腳數封裝。
RibbonFET
RibbonFET 是既現今 FinFET 電晶體之後，電晶體架構技術最重大的變革。FinFET 架構在過去 15 年間經過微調與最佳化，提升效能與電源效率。但在當今的幾何形狀上，FinFET 已達到極限，無法再提供額外的效能或功率提升。RibbonFET 電晶體進一步提升了 FinFET 的靜電學設計，將電晶體閘纏繞在形成晶片狹窄導電銲帶的通道上。Intel® Xeon® 處理器 (代號 Clearwater Forest) 將利用 Intel 的第二代 RibbonFET 技術 (Intel 18A) 打造基本運算 CPU 小晶片。RibbonFET 預期可提供超越當今 FinFET 電晶體的卓越能源效率提升。
圖 2。FinFET 電晶體。
圖 3。RibbonFET 代表在 FinFET (圖 2) 之後的電晶體架構劃世代變革。通道的卓越靜電控制可降低電壓並提升電源效率。
PowerVia
在近 50 年前第一次整合電路以來，電晶體層的最上方始終使用金屬線互連電晶體；而電晶體下方的基板則主要作為結構支撐層。自 Intel 20A 流程節點以來，Intel 改變了此，在電晶體層下方引進金屬線互連 (背對面互連)。在舊的典範中，電線之間共用正面互連架構，以在電晶體和電線之間路由電子訊號，為電晶體供電。在 Intel 20A 上引進 PowerVia 技術後，訊號路由與電源供應首度脫鉤。這讓前端互連架構得以針對訊號路由最佳化；而新的後端互連架構則可以針對電源供應最佳化。兩者脫鉤可改善路由功能 (因此節省晶片面積與電源)，同時降低電壓下降 (在特定電壓供應下提高效能)。
圖 4。PowerVia 在電晶體層下方引進金屬線互連，使訊號路由和電源供應首次脫鉤。
Foveros Direct 3D
Foveros Direct 3D 是支援直接連接一個或多個小晶片至作用中底層晶片，以創造複雜系統模組的 Intel 技術。「直接」連接是透過將個別小晶片的銅線以熱壓縮方式與晶圓連接，或是直接讓整個晶圓彼此堆疊連接。此連接技術可以是「面對面」或是「面對背」，並納入來自不同晶圓代工的晶片或晶圓，提高產品架構彈性。連接頻寬由銅線間距 (以及產生的密度) 決定。第一代 Foveros Direct 3D 會使用 9um 的間距連接銅線；第二代則會縮小到間距只有 3um。
CPU 小晶片單元坐落在大型「本機」快取上，形成完整的運算模組，並可複製，並擴充運算功能，以及按核心數量與快取要求創造 SKU 堆疊。
圖 5。Foveros Direct 3D 在堆疊晶片之間支援高頻寬且低延遲的互連。
EMIB 3.5D
嵌入式多晶片互連橋接 (EMIB) 是經過驗證的 Intel 技術，可支援多個大規模小晶片間以高頻寬互聯，而無需使用晶片內插器。EMIB 技術也可用於連接多個使用前述 Foveros Direct 3D 技術建構的運算模組。在稱為 EMIB 3.5D 的單一封裝中整合 EMIB 和 Foveros，可以創造彈性的異質性運算系統。個別晶片或模組可以保持相同 (例如：建立可擴充的運算架構)，或是各自獨立 (例如：將運算模組與 I/O 晶片或 DRAM 模組相連)。透過 EMIB 3.5D 技術支援擴充性與彈性下所建立的系統封裝，可以創造比單純使用晶片內插器更大的整體晶片表面面積。Intel Foundry 客戶可以利用第 2 代 EMIB 技術 (凸塊間距從 55 微米變成 45 微米)，在 Foveros Direct 3D 小晶片或多個 I/O 小晶片上達到高頻寬互連。
圖 6.結合結合 EMIB 與 Foveros 可創造彈性的異質系統，並在單一封裝內實現更大的整體晶片表面面積。
Intel Foundry FCBGA 2D+：符合成本的封裝解決方案
除了透過進階 3D 封裝提供更廣泛的功能，Intel 也具備能提供符合成本封裝的特定架構和設計技術。其中一種架構為 Intel Foundry FCBGA 2D+ (覆晶式球柵陣列 2D+)，下方為 Intel Foundry FCBGA 2D+ 粗略概念的示意圖。
Intel Foundry FCBGA 2D+ 架構中較精細 (昂貴) 的有機基板技術功能，帶來的碳足跡較小 (高密度「修補」基板)，並能組裝成內插器 (碳足跡較大)，以較低成本製成「印刷電路板」或類 PCB 功能。此複合成品 (層疊式封裝) 會再組裝置電路板上。使用這類 Intel Xeon 處理器架構所節省的整體成本，可輕輕鬆鬆達到數億美元。Intel 已成功於數代的 Intel Xeon 產品線中部署此技術。最近，隨著互連速度持續提升以及功率餘裕的影響，要克服邊際損失 (電路不一致) 的影響變得困難，因此促成材料進步和設計技術開發，以協助實現 PCIe 第 6 代、DDR5 和 MR DIMM 的速率。
圖 7.提供精細功能的高密度「修補」基板夾在作用中晶片 (上層) 和類 PCB 內插器 (底層) 之間
混搭使用：在單一封裝中具備多個流程節點
打造同級最佳高效能運算產品需要在封裝內提供大規模晶片範圍 (整體晶片表面面積)。這必須透過增加核心數量、提升 I/O 與互連要求、提高加速器 IP 內容等其他功能實現。必須要加以分離才能滿足此要求，以實現當今乃至未來的高效能運算產品。我們都知道尺寸較小的小晶片比起規模較大、近乎光罩大小的晶片容易生產。先進封裝技術如 Foveros Direct 3D 與 EMIB 3.5D 支援超越前述光罩晶片的規模，也讓產品架構擁有更多選擇和彈性。架構師可利用此彈性，不只將大型的單晶片分解成相同的小晶片以提高產量 (並節省成本)，也能夠將功能區塊分離至不同的小晶片。如此一來，就能支援按流程節點分離，在後沿幾何形狀中保留較不可擴充的 IP (例如：類比與 SRAM)，同時將擴充性較高的 IP (如：數位邏輯) 移轉至前沿幾何形狀。Foveros Direct 3D 等技術也讓不同來源 (晶圓代工) 的小晶片得以整合，進一步提高產品架構彈性。
圖 8. 創新架構可混搭多種不同流程技術，以最佳化產量、單位成本與設計整備時間。
運算小晶片可從擴充幾何形狀中獲得最多益處，並可利用 Intel 18A 技術達到同級最佳效能、功耗與面積 (PPA)。個別運算小晶片的大小以最佳化流程產量為準，同時實現產品架構的模組化。運算小晶片會透過前述的 Fovero Direct 3D 技術，堆疊在作用中的基底晶片上。基底晶片可以包含邏輯與記憶體 IP，以支援 I/O 至核心以及核心間的資料快取和路由。基底晶片可以利用先前的設計，使用前一代的生產流程節點，來降低研發成本，同時提供充足功能。I/O 晶片也可以再利用先前產品的投資，加速開發整備時間 (TAT)，並發揮顯著的產品成本優勢。這些要素可以在未來產品中視需要混搭，以支援不同的處理器核心 IP 及/或 I/O 功能，進而更快速地促成衍生產品，同時保留既有的系統架構。
推動這些靈活的架構技術進展上市，代表 Intel 實現未來世代的運算系統，並在封裝中集結創新技術，大幅促進資料中心運算進步。Intel 18A、Foveros Direct 3D 與 EMIB 3.5D 已準備好供 Intel Foundry 客戶設計，並將於 2024 年在代號 Clearwater Forest 的新一代 Intel Xeon 處理器上問世。