FPGA 軍用、航太與政府設計
Direct RF Design 範例
檢視功能影片或閱讀解決方案簡介。
Intel® Direct RF 系列 FPGA 設計影片的敏捷與寬頻功能
ADC/DAC Cockpit 設計範例影片
寬頻通道分離器設計範例影片
時間延遲 Beamformer 設計範例影片
解決方案簡介 |
描述 |
功能特色 |
應用程式 |
---|---|---|---|
為協助新用戶更快理解 Intel® Direct RF FPGA 功能並實現隨裝即用的評估功能,Intel 開發了一個類比數位轉換器(ADC)或數位類比轉換器(DAC)Cockpit 設計範例。這項設計採用圖形使用者介面(GUI),進一步探索及配置各種設定的類比圖塊。這些方法包括配置上下轉換器的抽取或插值模式,當然還有中心頻率和微調器、設定環回模式、取樣率等。 |
取樣率高達 64 GSPS NCO 配置 抽取/插值模式設定 ADC 波形檢視器 DAC 波形產生器 多埠同步 RF 效能特性 支援 Intel® Stratix® 10 AX FPGA 與 Intel Agilex® 9 開發套件 |
ADC/DAC 評估 |
|
為展示 Intel® Direct RF FPGA 功能,Intel 開發了一個寬頻通道分離器設計範例。此設計採用多相濾波器組,其是專為 DSP 開發者藉由 DSP Builder for Intel® FPGAs 設計工具所開發的。來自類比數位轉換(ADC)的資料串流至通道分離器區塊,包括原型多相濾波器和 64 相位 FFT 區塊。 | 取樣率 64 GSPS 動態頻譜檢視器 頻譜圖檢視器 適用於 Intel FPGA 的 DSP Builder 支援 Intel® Stratix® 10 AX FPGA 與 Intel Agilex® 9 FPGA 開發套件 |
電子反制 測試與測量設備 通訊系統 |
|
時間延遲波束成型器 | 數位時間延遲波束成型器提供任意角度解析度、不同角度的同步波束,且品質不變。 此設計在時間延遲引擎中採用超樣本率分數延遲重取樣濾波器,藉由專為 DSP開發者設計的 DSP Builder for Intel® FPGA 設計工具。有四個時間延遲引擎實例支援四個同步波束,每個波束都是獨立且個別控制。 |
取樣率 64 GSPS 8 RX 元件陣列 14 個 1.6GHz 寬頻波束 部分延遲濾波器 RX 相位陣列同步 適用於 Intel FPGA 的 DSP Builder |
主動式電子掃描陣列(AESA) 雷達和聲納 寬頻通訊 電波望遠鏡 |
多裝置同步 | 為展示 Intel® Direct RF FPGA 同步功能,Intel 開發了一個多裝置同步設計範例。此設計藉由 JESD204C 子項1 通訊協定展示了兩個類比數位轉換器(ADC)或數位類比轉換器(DAC)節點之間的確定性延遲連結、延遲對齊,以及本機與遠端裝置的不同埠相位校正功能。 | 取樣率 51.2 GSPS RX 與 TX 相位陣列同步 確定性 FPGA 互連 |
主動式電子掃描陣列(AESA) 雷達和聲納 電子反制措施 |
寬頻與敏捷功能 | 寬頻與敏捷功能設計範例展示了 Intel® Direct RF FPGA 的跳頻能力,以及此功能結合寬頻監控如何成為某些應用程式的重要優勢。 | 取樣率支援 64 GSPS 寬頻主要接收器:32GHz IBW 窄頻次要:4GHz IBW 敏捷跳頻 敏捷 ADC 校正流量 執行時延遲測量 訊號檢視器 Intel® Stratix® 10 AX FPGA 與 Intel Agilex® 9 FPGA 開發套件 |
雷達系統 電子戰(EW)系統 通訊系統 |
波形分類 | Intel® FPGA AI Suite 可在 FPGA設計中用於處理實時類比信號串流。Intel 開發了一個波形分類範例,顯示如何利用專門訓練的神經網路區隔出 RF 訊號調變模式。利用類比/數位整合轉換器對類比調變訊號進行取樣,通過數位訊號預先處理,並輸入 Intel FPGA AI Suite IP 執行神經網路推斷。 | Intel® Stratix® 10 AX A-tile 上的1x RX 通道為 x32 模式 ,速率為 48 GSPS 使用 SoC FPGA 和 Intel FPGA AI Suite IP 的嵌入式應用程式 使用具 Intel FPGA AI Suite IP 和 OpenVINO 的卷積神經網路對實時 RF 訊號進行分類 使用成簇資料增強進行串流預處理 7 個波形分類的 EagleNet 資料集:AM、FM、CW、OFDM、QPSK、Ramp、背景雜訊 Intel® Stratix 10® AX FPGA 開發工具組 |
雷達與電子反制措施 通訊系統 |
焦點內容
應用程式設計範例
下列的設計範例具有透過 Intel® FPGA 開發板所進行的高度參數化設計,或是硬體內的實作。如需詳細資訊, 請聯繫 Intel。
技術資料 |
描述 |
功能特色 |
應用程式 |
出版日期 |
---|---|---|---|---|
完美重構過濾器組 | 此設計範例展示了合成濾波器組(亦稱為逆通道分離器)的高效實作。顯示出 DSP Builder for Intel FPGA 可參數化實作,可針對終端使用者應用程式的調整。濾波器組的操作顯示於認知無線電應用程式,其中需完美重建訊號。 | 取樣率:4 GSPS 調變:QPSK / 16QAM / 64QAM 符號率:0.125 /0.25 / 0.5 / 1.0 / 2.0 / 4.0 GSPS (滾邊因數:0.15 / 0.25 / 0.5) 通道數:64 / 128 / 256 在執行時可重新配置 認知無線電應用程式的頻率處理 訊號檢視器 Intel Agilex 7 FPGA 開發工具組 |
認知無線電應用程式的頻率處理 音訊和影像處理 Radar 電子戰(EW)系統 |
2024 年 1 月 |
空間重疊輸入的過取樣通道分離器 | 這是寬頻 SSR 過採樣通道分離器的一種。過採樣通道分離器的執行架構,會因輸入樣本率、通道數和樣本重疊數而有很大的差異。在這個架構中 FFT 通道的數量低,重疊樣本的數量少於平行路徑的數量。輸入的重疊是在平行的路徑上發生,因此稱為「空間重疊」。 | 高效的平行架構 複數或實數的輸入 運作的時間與樣本率無關 |
電子反制 Radar 通訊系統 |
2023 年 11 月 |
此設計採用多相濾波器組,其是專為 DSP 開發者藉由 DSP Builder for Intel® FPGA 設計工具所開發的。片上訊號產生器的資料串流至通道分離器模組,包括整流器、多相濾波器、循環移位和 FFT 模組。通道分離器捕獲的輸出已上傳至主機並向觀眾呈現,同時顯示出一些關鍵訊號品質指標。 過取樣通道分離器設計包括片上訊號產生器,可為通道分離器系統提供可程式化的刺激,使設計範例在沒有外部訊號產生器和 ADC 的情形下執行。 |
取樣率支援:24GSPS 支援 256 個通道 多相訊號處理基礎架構 動態頻譜/頻譜圖檢視 時域波形檢視 RF 效能測量 片上訊號產生器 Intel® Agilex™ FPGA 開發工具組 |
雷達和電子反制措施 測試與測量設備 通訊系統 |
2022 年 6 月 |
|
MVDR 可適性波束形成器的範例設計顯示了 Intel FPGA 在實作可適性波束成形上的高效率。可適性波束形成器可在想要的方向達到最佳的訊號品質,同時抑制來自不想要的方向的干擾。MVDR 採用樣本反矩陣方法,將波束的權重直接依據對環境的觀察進行計算。 | MVDR 演算法 線性相位陣列 陣列大小 8 與 64 多波束的適配 Intel Code Builder for OpenCL™ 應用程式開發介面(API) Intel® Arria® 10 FPGA 開發套件 |
Radar 聲納 電子反制 通訊系統 麥克風陣列 |
2019 年 7 月 |
|
通道分離器是一種寬頻的接收器,可以將大的頻寬切割成個別想要的頻帶。如此處理所獲得的好處就是可以在分別的子頻道中,有效偵測到低訊噪比(SNR)的訊號。 |
可程式化的超級樣本率與快速傅立葉轉換(FFT)IP 可程式化多相位濾波器-頻帶 IP 針對實數輸入進行 FFT 優化的範例 JESD204B 介面至類比裝置* 3GSPS 14 位元雙通道類比轉數位轉換器(ADC) AD9208 Intel® Stratix® 10 FPGA |
寬頻通訊系統 纜線系統 測量設備 |
2018 年 9 月 |
|
Intel 雷達波形分類的範例設計,是針對使用卷積神經網路(CNN)模型辨識不同對象的微都卜勒特徵而設計。 |
微都卜勒分類 即時雷達波形辨識 Intel Distribution of OpenVINO™ toolkit Intel® Arria® 10 FPGA 開發工具組板 |
自動駕駛車 軍方監控雷達 機器人技術 |
2018 年 6 月 |
|
合成孔徑雷達(SAR)的影像合成 | 合成孔徑雷達(SAR)是現代雷達中用來取得高解析度畫面影像的技術。Intel FPGA 讓這項技術在 SWaP 高度受限的情況下也可以使用。 | 全球反投影成像 高效且可擴充的陣列架構 FPGA 上的浮點 Intel® Stratix® 10 FPGA |
合成孔徑雷達(SAR) 合成孔度聲納(SAS) |
2018 年 4 月 |
語意分割運用在多種自導機器人的應用中。這項應用是將影像中的每個像素進行物體類型的分類。 此範例呈現的是從俯視圖偵測與分割房屋。 |
迷你 U-Net 型語意分割示範 Intel® Arria® 10 FPGA 開發套件 SpaceNet 資料 Intel Distribution of OpenVINO 工具套件 |
深度學習 瀏覽 光學監控 衛星影像 |
2018 年 4 月 |
|
Monobit 數位 RF 記憶體的設計範例,示範了 Intel FPGA 整合式高速收發器作為寬頻前端階段的使用方法。 |
Monobit 接收器/傳送器 12.5 GHz 瞬間頻寬 數位抖動 數位通道分離器 Intel® Stratix® 10 FPGA |
電子反制 訊號智慧(COMINT/ELINT) 通訊系統 |
2017 年 3 月 |
|
磁碟分割型的安全設計範例展現了一種將安全金鑰指定給 Intel® FPGA 中多個加密區的安全作法。 |
安全的部分重配置(PR) 同步支援單次可程式(OTP)金鑰與電池型金鑰 Qcrypt 安全工具 從 EPCQ 快閃進行 PR 配置 具 SoC 開發工具組的 Intel® Arria® 10 FPGA |
資料中心/多組織用戶 汽車 安全的通訊商用現成(COTS)板 需要多層安全保護的應用 |
2017 年 3 月 |
|
脈衝都卜勒 | 這個設計範例示範了脈衝都卜勒的處理方式。典型的雷達應用需要計算與辨識都卜勒的頻率。方式是計算通過多個相連的雷達脈衝的 FFT。受限於動態記憶體先天在讀寫上的模式,在執行行列轉換時的效率不高。這款設計顯示了如何減緩行列轉換所造成的輸送瓶頸。 |
執行高效率的行列轉換 固定點與浮點 脈衝都卜勒的 FFT 範例 |
電子反制 Radar |
2016 年 10 月 |
此參考設計具有使用多相位方法產生寬頻高斯噪訊的內容。您可以在之後的訊號處理中,讓您在每個頻帶中,以您想要的振幅、射頻想要的頻帶。 | 寬頻高斯噪訊來源: 2.5 GHz 數位濾波器組 精細光譜解析度 < 2.5 MHz 動態頻段與振幅控制 FPGA 浮點處理 Intel® Arria® 10 FPGA AD9162 - 搭載 JESD204B 介面的 5GSPS 數位轉類比轉換器(DAC) |
電子反制 Radar 通訊系統 硬體加速模擬 |
2016 年 6 月 | |
該 FFT 波束成形示範可針對空間過濾同時產生多組波束。這意味著更優異的效能,這是即時系統的重要條件。 |
可程式化超級樣本率 FFT IP FFT 波束成形目標線性陣列 FFT 波束成形目標平面陣列 |
Radar 放射學 無線電天文學 |
2016 年 4 月 |
|
QR 分解工具的設計範例是用來解不同大小的矩陣、並且可以參數化的作法。QR 型的演算法具有良好的數值穩定性,可以解出矩形、超定的算式系統。這個演算法,是首先強調 FPGA 上浮點 IP 的可行性與效能的複雜浮點參考設計之一。 |
線性方程式系統計算器 可參數化與可擴充的 IP 加速輸送 優異的電源使用效率 浮點 |
雷達與聲納 STAP 演算法 可適性波束成像器 科學運算 可適性濾波 |
2014 年 4 月 |
|
擴展式卡爾曼濾波器(EKF)是執行在 Cyclone® V SoC 之上。它有效利用混合架構,其中部分的演算法卸載到 FPGA 結構以提高整體系統的效能,同時卸載 Arm* 的處理器。 | 矩陣共同處理器 IP 加倍 CPU 系統效能† 使用輕巧的 FPGA Cyclone V SoC |
雷達與聲納 導引與導航 慣性導航感應器 感測融合 馬達控制 |
2014 年 2 月 |
|
以 Cholesky 分解線性解工具 | Cholesky 分解線性解工具的設計範例是一種可參數化的做法,可用來為不同大小的矩陣求解。 Cholesky 型演算法可以比其它諸如 QR 等演算法,更有效率的解出平方方程式的私有解。 這個演算法,是首先強調 FPGA 上浮點 IP 的可行性與效能的複雜浮點設計範例之一。 |
線性方程式系統計算器 可參數化與可擴充的 IP 加速輸送 優異的電源使用效率 浮點 |
雷達與聲納 STAP 演算法 可適性波束成像器 科學運算 可適性濾波 |
2014 年 2 月 |
時間延遲數位波束成像的設計範例是由 Stratix V DSP 開發套件進行實作。 實時延遲是透過分數延遲濾波、並帶有任意細緻解析度下而達成。這個設計範例的內容包括一個簡單而完整的脈衝雷達系統的傳送與接收,該系統具有 32 相位陣列的元件。 |
寬頻波束成形 任意指示角 可擴充設計 |
主動式電子掃描陣列(AESA) 雷達、聲納 相位陣列無線電望遠鏡 電子反制 |
2014 年 2 月 |
|
在典型的脈衝雷達中,脈衝壓縮將接收到的訊號與已知的波形產生關聯,提高距離解析與 SNR。這項設計範例顯示了採用重疊保留法的脈衝壓縮。 | 脈衝雷達範圍的解析度提高 增加 SNR 偵測 FFT 型快速卷積 |
電子反制 Radar |
2013 年 12 月 |
影片檔案
SpaceNet* 語意分割
衛星影像分割,用於對影像中每個像素進行物體類型的分類。此範例顯示在 Intel® FPGA 從俯視圖像中探測與分割房屋的實作。
模型式設計
DSP Builder for Intel® FPGA 是模型式工具,將 DSP 處理模組與 IP 綜合至 FPGA。此影片顯示典型的 DSP 設計流程,以及 DSP Builder 型流量如何為系統設計師提升大幅度的生產力。
雷達波形分類
防禦應用程式的常見任務之一是提取參數和分類波形。在這段影片中,我們將展示如何使用 Intel® FPGA 在雷達上利用微都卜勒訊號回流來執行物件分類。