架構
邏輯與路由核心結構所組成的一大片閘道，每一側都由 I/O 元件所包圍，並且每個角落都有一個鎖相迴路（PLL）。嵌入式記憶體區塊（M9K）與 18 x 18 位元倍頻器，以垂直欄排列。
該架構還包括高效率互連和低偏移時脈網路，為時脈和資料訊號的邏輯結構間提供連接能力。
單事件翻轉（SEU）
所有 Intel® Cyclone® 10 低功耗裝置均支援配置錯誤偵測。 只有 1.2 V 核心電壓的裝置才支援使用者模式錯誤偵測。 Intel® Cyclone® 10 低功耗裝置內建的專用電路包含了 CRC 錯誤偵測功能，可選擇連續並自動地檢查單事件翻轉（SEU）。
在用於航空電子、電信、系統控制、醫療與軍事應用等關鍵應用中，以下能力尤為重要：
- 確認儲存在 FPGA 裝置中的配置資料準確性。
- 警示系統發生配置錯誤。
Nios® II 處理器
Nios® II 處理器是全球最多功能、免權利金的處理器，Gartner Research 表示，它是 FPGA 業界最普遍採用的軟核處理器。Nios II 處理器可針對成本導向、即時、攸關安全（DO-254）以及經過 ASIC 最佳化等各種應用處理上的需求，提供前所未有的靈活性。
Nios® II 處理器應用
應用 |
Nios® II 處理器核心 |
供應商 |
描述 |
|---|---|---|---|
功率與成本導向 |
Nios® II 經濟型核心 |
Intel® |
Nios II 經濟型處理器核心只有 600 個邏輯元件，是微控制器應用的理想選擇。Nios II 經濟型處理器核心、軟體工具與裝置驅動程式均為免費提供。 |
即時 |
Nios® II 快速型核心 |
Intel® |
絕對確定性、無抖動的即時效能，具有下列獨特的硬體即時功能選項：
|
應用處理 |
Nios® II 快速型核心 |
Intel® |
透過簡單的配置選項，Nios® II 快速型處理器核心可使用記憶體管理單元（MMU）來執行嵌入式 Linux* 作業系統。同時提供適用於 Nios II 處理器的 Linux 開放原始碼與商業支援版本。 |
安全關鍵 |
Nios® II SC 核心 |
HCELL |
使用 Nios® II 安全關鍵處理器核心，以及 HCELL 提供的 DO-254 合規性設計服務，驗證您的設計符合 DO-254 標準。 |
鎖步雙核心 |
fRSmartComp IP |
Yogitech |
鎖步解決方案提供高診斷覆蓋率、自我檢測及進階診斷功能，這些功能完全符合功能安全標準 IEC 61508 與 ISO 26262，並減少對難以開發且會降低效能的診斷軟體測試程式庫的需求。 |
所有 Intel® Cyclone® 10 低功耗裝置均支援配置錯誤偵測。 只有 1.2 V 核心電壓的裝置才支援使用者模式錯誤偵測。 Cyclone 10 低功耗裝置內建的專用電路包含了 CRC 錯誤偵測功能，可選擇連續並自動地檢查單事件翻轉（SEU）。
在用於航空電子、電信、系統控制、醫療與軍事應用等關鍵應用中，以下能力尤為重要：
- 確認儲存在 FPGA 裝置中的配置資料準確性。
- 警示系統發生配置錯誤。
資格與認證
以商業、工業和汽車（AEC-Q100）溫度等級提供 Intel® Cyclone® 10 低功耗 FPGA。
此外，本產品將於未來釋出功能性安全套件時支援上述等級，並通過 IEC 61508 的 TUV 認證，藉以縮短開發時間和上市時間。
其他資源
進一步探索 Intel® FPGA 裝置的相關內容，例如開發板、智慧財產、支援，還有更多。
