Cyclone® V FPGA 和 SoC FPGA
Cyclone® V FPGA 的總功率低於上一代、高效的邏輯整合能力、整合收發器產品類型，以及具有 ARM* 硬核處理器系統 （HPS） 的 SoC FPGA變體，建議用於以邊緣為中心的應用和設計。
Cyclone® V SoC FPGA 架構
Cyclone V FPGAs延續了 Cyclone 器件系列的傳統，前所未有地結合低功耗、高功能和低成本。使用此元件可在各種應用中實現靈活性、低成本和低功耗。
優勢
專為高容量、成本導向的應用量身打造
借助 Cyclone V FPGA，您可以獲得高容量應用所需的功率、成本和性能級別，包括協定橋接、電機控制驅動、廣播視頻轉換器和採集卡以及手持設備。
SoC FPGA：您可自訂的搭載 ARM* 處理器的 SoC
SoC FPGA透過將 HPS（包含處理器、介面設備與記憶體控制器）與使用高頻寬互連骨幹的 FPGA 結構整合，讓您節省系統功率、系統成本及主板空間。HPS 與 Intel 28 nm 低功耗 FPGA 結構的組合可提供應用級 ARM 處理器的效能與生態系統，以及 Cyclone V FPGA 的靈活性、低成本及低功耗。
透過整合減少系統總成本
由於 Cyclone V FPGA 整合了大量硬智慧財產 （IP） 區塊，因此您可以以較少的整體系統成本、功率和設計時間予以區分並成就更多。關鍵硬 IP 區塊包括下列內容：
- 硬式記憶體控制器，支援 400 MHz DDR3 SDRAM，可選用錯誤修正碼（ECC）支援。
- PCI Express* （PCIe） 2.0，具有多功能支援。
- 可變式精確度數位訊號處理（DSP）區塊。
- HPS 雙核 ARM Cortex-A9 MPCore 處理器。
業界領先的低功率與低系統成本
- 相較於 Cyclone® IV GX FPGA，總功率最高降低 40%。
- 最低功率序列收發器，每通道最大耗電量為 88 mW，速度為 5 Gbps。
- 處理效能超過 4,000 MIPS（Dhrystone 2.1 評測基準），功率低於 1.8 W（適用於 SoC FPGA）。
- 由於增加使用硬 IP 區塊而降低功率。
此外，FPGA僅需兩個功率調節器電壓，並採用小尺寸選項的打線封裝，從而降低成本。
基於 ARM 的 HPS
Cyclone V SoC FPGA HPS 包含雙核 ARM Cortex-A9 MPCore 處理器、一套豐富的周邊裝置和一個多埠記憶體控制器，與FPGA中的邏輯共用，基於以下原因為您提供可程式設計邏輯的靈活性和硬智慧財產（IP）的成本節約：
- 單或雙核心處理器，最高 925 MHz 最大頻率。
- 強化的嵌入式周邊設備可消除在可程式化邏輯中執行此類功能的需求，為應用特定的自訂邏輯預留更多 FPGA 資源，並降低耗電量。
- 處理器及 FPGA 邏輯共用的強化多埠記憶體控制器可支援 DDR2、DDR3 及 LPDDR2 裝置，其具備整合式錯誤修正碼（ECC）支援，適用於高度可靠性及安全關鍵性應用。
高頻寬互連
HPS 與 FPGA 結構之間的高輸送量資料路徑，提供了雙晶片解決方案無法實現的互連效能。此緊密整合提供：
- 超過 100 Gbps 峰值頻寬。
- 整合式資料一致性。
- 透過去除處理器與 FPGA 之間的外部 I/O 路徑，大幅節省系統功率。
靈活的 FPGA 結構
FPGA 邏輯結構讓您透過在您的設計中執行自訂 IP 或來自 Intel 或其合作夥伴的現有預先設定的 IP，來區分您的系統。這可讓您：
- 快速適應不斷變化的介面與通訊協定標準。
- 在 FPGA 中加入自訂硬體，以加速時間緊迫的演算法，並創造出引人注目的競爭優勢。
- 快速部署自定義 ARM 處理器，無需 ASIC 所需的大量設計、驗證和非經常性工程（NRE）成本。
架構至上
由於 Cyclone V SoC FPGA 整合了許多硬 IP 區塊，因此可以降低整體系統成本、功耗和設計時間。SoC FPGA不僅僅是其各部分的總和。處理器與 FPGA 系統如何攜手合作，對您系統的效能、可靠性與靈活性至關重要。它的設計旨在：
- 保留處理器啟動或 FPGA 配置順序、系統對處理器重設之回應，以及雙晶片解決方案之獨立記憶體介面的靈活性。
- 透過整合式 ECC 保持資料完整性與可靠性。
- 透過整合式記憶體保護單元，保護處理器與 FPGA 共享的 DRAM 記憶體。
- 通過自適應調試功能實現系統級調試，為整個裝置提供無與倫比的可見性和控制能力。
其他資源
進一步探索 Altera® FPGA 裝置的相關內容，例如開發板、智慧財產、支援等。
