Cyclone® V ST SoC FPGA
Cyclone® V ST SoC FPGA 是 FPGA 業界中的低成本與低功耗 6.144Gb 收發器應用。
Cyclone® V ST SoC FPGA
優勢
以更少的功耗、設計時間和成本成就更多
採用台積電的 28 奈米低功耗 （28LP） 製程技術，包括豐富的硬智慧財產（IP）區塊，讓您脫穎而出並成就更多。
邏輯整合與差異化能力
它提供 8 輸入適應性邏輯模組 （ALM） 和可變精度數位訊號處理 （DSP） 區塊，允許高達 13.59 兆位 （Mb） 的嵌入式記憶體。
搭載整合式ARM® Cortex-A9® MPCore 處理器的硬核處理器系統 （HPS）
在單Cyclone® V 系統單晶元（SoC）中緊密整合雙核ARM® Cortex-A9® MPCore 處理器、硬IP和FPGA。它支持超過 128 Gbps 的峰值頻寬，處理器與FPGA結構之間整合了數據一致性。
應用程式
無線：無線回傳
整合簡化了系統設計：整合式 6G 收發器、PCIe 硬體、互操作性平臺，以及用於常見功能的 IP 套件。降低運營成本：功耗比前幾代降低 40%，每通道功率 88 mW，以及具有成本效益的熱冷卻。
自動駕駛與車用體驗（IVE）
汽車級 FPGAs 與 SoC 可組合或單獨使用，以實現手勢識別、駕駛監控系統和盲點檢測等應用。它們還為感測器攝取、預處理和加速等進階駕駛輔助系統 （ADAS）/AD 應用提供靈活性、低延遲、高每瓦效能、功能安全和安全性優勢。
主要功能特色
嵌入式記憶體區塊
- M10K：具有軟糾錯碼（ECC）的 10 千位 （Kb） 記憶體區塊。
- 記憶體邏輯陣列區塊（MLAB）：640 位分散式 LUTRAM，您可將高達 25% 的 ALM 用作 MLAB 記憶體。
一般用途 I/O
- 每秒 875 兆位 （Mbps） 低壓差分訊號 （LVDS） 接收器和 840 Mbps LVDS 發送器。
- 400 MHz/800 Mbps 外部記憶體介面。
- 晶載終端 （OCT）。
- 支援 3.3 V，驅動強度高達 16 mA。
外接記憶體介面
在Cyclone® V SoC 裝置中，HPS 中額外的硬記憶體控制器支援 DDR3、DDR2 和 LPDDR2 SDRAM 裝置。
硬核處理器系統（HPS）
HPS 包含雙核心 Arm* Cortex* -A9 MPCore* 處理器、豐富的周邊裝置，以及共用的多埠 SDRAM 記憶體控制器。
其他資源
進一步探索 Altera® FPGA 裝置的相關內容，例如開發板、智慧財產、支援等。
