Stratix® V GT 收發器訊號完整性開發套件

您可以使用此開發套件執行下列任務：

• 評估高達 25.7 Gbs 的收發器連結效能
• 透過容易使用的 GUI 產生並檢核擬隨機二進序列（PRBS）模式（不需要 Intel® Quartus® Prime 設計軟體）
• 存取先進均等化，以微調最佳位元錯誤率（BER）之連結設定
• 執行跳動分析
• 以 Stratix® V GT FPGA 針對目標協定驗證實體媒體附接（PMA）互通性，例如：CEI-25/28G、CEI-11G、PCI Express* (PCIe) Gen 3.0、10GBASE-KR、10 Gigabit 乙太網路、XAUI、CEI-6G、Serial RapidIO®、HD-SDI 及其他協定
• 使用內建高速背板連接器，評估自訂背板效能並評估連結 BER

請注意：

購買者相當於產品開發商，軟體開發商或系統整合商，並承認此產品為未獲 FCC 授權之評估套件，僅供評估和軟體開發之用，且不可進行再銷售。

開發套件內容

Stratix® V GT Edition Transceiver SI Development Kit 功能如下：

• Stratix® V GT development board
• 包含裝置
• 5SGTMC7K3F40C2N
• 配置狀態和設定元件
• JTAG
• 板載 USB-Blaster™
• 透過 MAX® II 裝置和快閃記憶體進行快速被動並列（FPP）配置
• 兩個配置檔案儲存裝置
• 溫度測量電路（晶片核心溫度和周圍溫度）
• 時脈
• 50 MHz、125 MHz 可程式化振盪器（預設值：624 MHz、 644.5 MHz、706.25 MHz 和 875 MHz）
• 提供外部差分時脈給收發器參考時鐘的 SMA 連接器
• 提供外部差分時脈給 FPGA 結構的 SMA 連接器
• 從 FPGA 的鎖相迴路（PLL）輸出引腳輸出差分時脈的 SMA 連接器
• 一般使用者輸入/輸出
• 具有 RJ-45（銅）連接器的 10-/100-/1000-Mbps 乙太網路 PHY（RGMII）
• 16x2 字元 LCD
• 1 個具有 8 位置的 DIP 開關
• 8 個使用者 LED
• 4 個使用者按鈕
• 記憶體裝置
• 128-megabyte（MB）同步快閃記憶體（主要儲存 FPGA 配置）
• 高速串列介面
• 4 個傳送訊號到 MMPX 連接器的全雙工 GTB（28.05 Gbps）收發器通道
• 7 個傳送訊號到 SMA 連接器的全雙工 GXB（12.5 Gbps）收發器通道
• 在微帶線傳輸訊號的短路徑
• 6 個帶狀傳輸線通道，從所有路徑長度在所有通道間可匹配
• 21 個傳送訊號到背板連接器的全雙工 GXB 收發器通道
• 7 個連接到 Molex® Impact® 連接器的通道
• 7 個連接到 Amphenol® XCede® 的通道
• 7 個連接到 Tyco Strada® Whisper® 的通道（未能接連接器）
• 功率
• 筆記型電腦 DC 輸入
• 電壓邊界
• Stratix® V GT Transceiver SI Development Kit 軟體內容
• IIntel® FPGA 的完整設計套件（從 Intel® FPGA 下載中心）下載
• Intel® Quartus® Prime 設計軟體包含 Stratix® V FPGA 支援
• 包含 1 年期授權
• Nios® II 嵌入式設計套件
• MegaCore® 智慧財產（IP）資料庫，包括 PCIe、三速乙太網路、串列數位介面（SDI）以及 DDR3 SDRAM 高效能控制器 MegaCore IP 核
• 可透過 OpenCore Plus 獲得的 IP 評估
• 板件更新入口網站
• 具有 Nios II 網路伺服器和遠端系統更新
• GUI 型板測試系統
• 透過 JTAG 連接到電腦
• 使用者可控制的 PMA 設定（預強調、均等化等）
• 狀態標示（錯誤，BER 等）
• 完整說明書
• 使用者指南
• 參考手冊
• 板件配置圖和布局設計檔案