FPGA AI 套件

FPGA AI Suite 可讓 FPGA 設計師、機器學習工程師和軟體開發者高效打造最佳化的 FPGA AI 平台。套件中的公用程式利用熟悉且熱門的產業框架（例如 TensorFlow 或 PyTorch 和 OpenVINO 工具組）來加速 AI 推斷的 FPGA 開發，同時也利用穩健且業經實證的 FPGA 開發流程搭配 Quartus Prime 軟體。

閱讀 FPGA AI Suite：快速入門指南 ›

FPGA AI 推斷開發流程

這個開發流程將軟硬體工作流程順暢整合至通用的端對端 AI 工作流程。步驟如下：

1.OpenVINO 模型最佳化工具將預先訓練模型轉換為中介碼網路檔案 (.xml) 和權重、誤差值檔案 (.bin)。

2.FPGA AI Suite 編譯器用於：

  • 為給定的架構檔案提供估計的面積或效能指標，或是產生最佳化的架構檔案。（架構是指推斷 IP 參數，例如 PE 陣列的大小、精度、啟動功能、介面寬度、視窗大小等。）
  • 利用 FPGA 和 CPU 的磁碟分割（或兩者）以及權重和誤差值，將網路檔案編譯至 .bin 檔案。

3.使用者推斷應用程式在執行階段將編譯的 .bin 檔案匯入。

  • 執行階段應用程式設計介面（API）包括推斷引擎 API（執行階段磁碟分割 CPU 與 FPGA、排程推斷）以及 FPGA AI（DDR 記憶體、FPGA 硬體模塊）。

4.參考設計示範了如何利用支援的主機 CPU（x86 與 Arm 處理器），在 FPGA 匯入 .bin 及執行推斷的基本操作，以及無主機的推斷操作。

5FPGA AI Suite IP 的軟體模擬可透過 OpenVINO 外掛程式介面存取，從而無需存取硬體即可更快地評估 FPGA AI IP 的準確性（僅適用於 Agilex™ 5 FPGA）。

注意：

支援的裝置：Agilex™ 5 FPGA、Agilex™ 7 FPGA、Cyclone® 10 GX FPGA Arria® 10 FPGA

經過測試的網路、層和啟動函數3：

  • ResNet-50、MobileNet v1/v2/v3、YOLO v3、TinyYOLO v3、UNET、i3d
  • 2D Conv、3D Conv、完整連線、Softmax、BatchNorm、EltWise Mult、Clamp
  • ReLU、PReLU、Tanh、Swish、Sigmoid、Reciprocal

系統層級架構

FPGA AI Suite 靈活彈性，可針對各種系統層級使用案例重新設定。圖 1. 列出將 FPGA AI Suite IP 整合至系統的常見方法。使用案例範圍涵蓋最佳化嵌入式平台的不同的垂直產業，包括採用主機 CPU（Intel® Core™ 處理器、Arm 處理器）的應用、採用 Intel® Xeon® 處理器的資料中心環境。這款套件支援無主機設計以及如 Nios® V 處理器的軟核處理器。

圖 1：典型的Intel FPGA AI Suite系統拓撲

CPU 卸載

AI 加速器

多功能 CPU 卸載

AI 加速器 + 額外硬體功能

擷取/內嵌處理 + AI

AI 加速器 + 直接擷取與資料串流

嵌入式 SoC FPGA + AI

AI 加速器 + 直接擷取與資料串流 + 硬體功能 +

嵌入式 Arm 或 Nios® V 處理器

顯示更多 顯示較少
比較產品

產品與效能資訊

1

效能因使用情形、配置和其他因素而異。請造訪 https://edc.intel.com/content/www/tw/zh/products/performance/benchmarks/overview/​​ 深入瞭解。

效能結果是依配置中所示日期的測試為準，且可能無法反映所有公開可用的安全性更新。請參閱設定檔配置的詳細資訊支援。沒有產品或元件能提供絕對的安全性。

您的成本和成果可能有所落差。

2

軟體模擬與硬體之間細微的四捨五入差異通常會導致兩個最小精度單位（ULPs）以下的差異。

3

如需未列出的網路與功能的詳細資訊，請與 Intel 銷售人員聯絡。