您可以利用數種方式輕鬆搜尋整個 Intel.com 網站。
您也可以試試以下快速連結，查看熱門搜尋結果。
此網站不建議使用您目前的瀏覽器版本。請考慮透過下列其中一個連結，升級到最新版的瀏覽器。
直覺式高效能設計環境。從設計輸入與合成到最佳化、驗證和模擬，Quartus® Prime 設計軟體在具有數百萬個邏輯元件的裝置上解鎖了更多功能，為設計師提供理想平台，滿足新一代的設計機會。
Plateform Designer 是 Quartus® Prime 軟體內的系統整合工具，自動產生互聯邏輯，連接智慧財產（IP）功能和子系統，可在 FPGA 設計流程中節省大量時間與精力。
說明文件 影片 訓練
設計、實作及驗證核心或周邊區塊一次，然後在使用相同裝置的不同專案多次重複使用那些區塊。
在其餘 FPGA 設計繼續運作的同時，以動態方式重新配置部分 FPGA。
設計分割區是具名的邏輯階層式邊界，可讓您指派給設計中的執行個體。定義設計分割區可讓您最佳化及鎖定個別區塊的編譯結果。
說明文件 訓練
Chip Planner 可讓您檢視及限制 FPGA 晶片資源視覺顯示內的設計邏輯，簡化平面規劃。執行 Fitter 之後，您可以使用 Chip Planner 檢視及修改邏輯佈局、連線與路線規劃路徑。
Interface Planner 會探索裝置的周邊裝置架構，並有效地指派介面。Interface Planner 即時執行適配和合法性檢查，防範非法 PIN 分配。
Logic Lock 區域是強大的邏輯佈局與路線規劃限制類型。您可以將目標裝置的任何任意實體資源區域定義為 Logic Lock 區域，然後將設計節點與其他屬性指派至該區域。
說明文件 影片
視使用的核心數量而定，使用多重處理器進行編譯可加速編譯時間。
文件
Intel 在 Altera® FPGA IP 基礎工具組中為部分熱門的智慧財產（IP）核心提供完整生產授權，而且 Quartus® Prime 軟體與 Quartus Prime Pro Edition 軟體可免費使用工具組。
Compiler's Fitter 執行設計佈局與路線規劃。佈局與路線規劃期間，Fitter 會決定目標 FPGA 裝置中最佳的邏輯佈局與路線規劃方式。
Register Retiming 透過將 ALM 暫存器時序重置（移動）至路由網狀架構的 Hyper-Register，平衡暫存器鏈。
Timing Analyzer 是強大的 ASIC 型時序分析工具，採用業界標準的限制、分析與報告方法，驗證設計中所有邏輯的時序效能。
Design Space Explorer II 工具可讓您為資源、效能或電源最佳化目標找到最佳專案設定。
功率分析功能包括早期電源估算器、Altera® FPGA 電源與散熱計算器以及電源分析器，可讓您估算耗電量。
Signal Tap 邏輯分析儀可在FPGA設計中捕獲並顯示即時訊號行為，讓您能夠在正常裝置運作期間探測和調試內部訊號的行為，而無需額外的 I/O 針腳或外部實驗室設備。
訓練
Transceiver Toolkit 採用系統主控台技術，協助 FPGA 和主機板設計人員即時驗證系統收發器連結訊號的完整性，改善主機板啟動時間。
Questa*-Intel® FPGA 和 Questa*-Intel® FPGA Starter 軟體版本是針對Altera® FPGAs 裝置的 Siemens EDA Questa* Core 軟體版本。
Intel® Advanced Link Analyzer 是尖端的抖動/雜訊眼圖連結分析工具，可輕鬆迅速評估高速序列連結的效能。
Intel® HLS Compiler 是高階合成（HLS）工具，以未考慮時序的 C++ 作為輸入，產生為 Altera® FPGA 最佳化的正式作業品質暫存器傳輸級（RTL）程式碼。
DSP Builder 是數位訊號處理設計工具，可直接從 MathWorks Simulink 環境產生 DSP 演算法至 Altera® FPGA。
Nios® 軟核處理器是專為 Altera® FPGA 設計。這個軟核處理器系列適用於各式各樣嵌入式運算應用，包括數位訊號處理和系統控制。
Altera® SoC FPGA EDS 為全方位工具組，適用於 Altera® Soc FPGA 的嵌入式軟體開發。它包含開發工具、公用程式、執行階段軟體與應用程式範例。