Turbo Intel® FPGA IP

前向錯誤修正（FEC）通道碼通常可提升無線通訊系統的能源效率。渦輪碼適合 3G 和 4G 行動通訊以及衛星通訊。渦輪碼可用於有資料損毀雜訊，但需要透過頻寬受限或延遲受限通訊連結，以可靠方式傳輸資訊的其他應用案例。 4G Turbo-V Intel® FPGA IP 包含 vRAN 的下行鏈路與上行鏈路加速器，以及 Turbo Intel® FPGA IP。

Turbo Intel® FPGA IP 使用者指南 ›

Turbo-V Intel® FPGA IP 使用者指南 ›

Turbo Intel® FPGA IP

Turbo-V Intel® FPGA IP 下行鏈路與上行鏈路加速器概要。

產品功能特色

IP 功能（下行鏈路加速器）

  • 程式碼區塊循環冗餘碼（CRC）附件
  • 渦輪編碼器
  • 速率匹配器，具有：
    • 子塊交錯器
    • 位元收集器
    • 位元選擇器
    • 位元修剪器
  • 以同位資訊的形式，在資料加入冗餘資訊

IP 功能（上行鏈路加速器）

  • 子塊解交錯器
  • 具有 CRC 檢查功能的渦輪解碼器
  • 利用冗餘資訊修正合理的通道錯誤數

效能規格

  • 符合 3GPP LTE 規定，支援 40 至 6,144 的區塊大小

使用者與系統介面

  • Avalon®-Streaming (Avalon-ST) 輸入與輸出介面

除錯與測試功能

  • 提供 C 與 MATLAB 位元準確模型，適用於效能模擬和 RTL 測試向量產生
  • 測試平台，並提供範例設計

IP 狀態

訂購代碼 狀態
Turbo：IP-TURBO 生產
Turbo-V：IP-TURBOV 生產
檢視全部 顯示較少

其他資源

尋找 IP

尋找符合您需求的 Altera® FPGA 智慧財產權核心。

技術支援

如需此 IP 核心的技術支持，請訪問 支持資源 或 Intel® 高級支援。您也可以在 「知識中心 與 社群」中搜尋此功能的相關主題。

IP 評估與購買

Altera® FPGA 智慧財產核心的評估模式與購買資訊。

IP 基礎工具組

免費的 Altera® FPGA IP 核心授權，以及 Quartus® Prime Standard 或 Pro Edition 軟體的有效授權。

設計範例

下載 Altera® FPGA 裝置的設計範例與參考設計。

聯絡業務人員

為了滿足您 Altera® FPGA 產品設計與加速的需求，請與銷售人員聯絡。

顯示更多 顯示較少
比較產品