XAUI PHY Intel® FPGA IP
XAUI PHY Intel® FPGA IP core 讓您輕輕鬆鬆即可建置具有超高處理量 10G 乙太網路連線的系統。XAUI PHY 搭配 10GbE 媒體存取控制（MAC）IP core，讓 Intel® FPGA 能透過各種外部裝置連接至 10GbE 網路，包括 10GbE PHY 裝置或光學收發器模組。
XAUI PHY Intel® FPGA IP
您可以在 Intel 65 nm 和 40 nm FPGA 的硬性矽晶片中執行 XAUI PHY，序列收發器的速度超過 3 Gbps。PHY 管理功能已於軟性 IP 中執行。在 Intel 20 nm 及以上 FPGA 系列中，XAUI PHY 可以在軟性 IP 中執行。
功能
- 用於 4X 3.125 Gbps 序列外部介面的完整 10G 乙太網路 (XAUI) PHY 解決方案
- PHY 由 10GBASE-X 實體編碼次層 (PCS)、實體媒體附接 (PMA)、XGMII 延長子層 (XGXS)、10G Ethernet (XAUI) 和 PHY 管理功能構成。
- 提供 Intel® FPGA 10GbE MAC 的直接介面，締造完整的解決方案
- 適用於晶片到晶片、晶片到光纖模組、晶片到 PHY 裝置、背板和短連接線應用程式的直接標準 XAUI PHY (4X 3.125 Gbps) 連接。
- PHY 與 soft XAUI PCS 獲得諸多 FPGA 裝置家族支援，包括：搭載序列收發器的 Stratix® IV、Stratix® V、Arria® V 與 Arria® 10 FPGA
- 動態部分可重新配置 I/O (DPRIO) 支援序列收發器，可在運作期間適應系統中的各種 XAUI 通道特性和裝置。
- 執行乙太網路標準 XAUI PHY 功能：資料和控制位元 8b/10b 編碼/解碼和各通道同步、資料序列化/還原序列化 (SERDES) 與 4X 3.125 Gbps 線路、接收器四資料通道對齊、歪斜校正和四通道對齊，以及用於時脈頻率補償的對應接收器速率
- 基於自行測試目的，從發射器到裝置序列收發器的本機序列迴路
- 高效能內部系統介面
- Intel® FPGA Avalon® 串流 （Avalon-ST） SDR XGMII，72 位數據傳輸率為 156.25 Mbps
- Intel® FPGA Avalon® Memory-Mapped (Avalon-MM)，使用 32 位元進行代理程式管理
其他資源
尋找 IP
尋找符合您需求的 Altera® FPGA 智慧財產權核心。
技術支援
如需此 IP 核心的技術支持，請訪問 支持資源 或 Intel® 高級支援。您也可以在 「知識中心 與 社群」中搜尋此功能的相關主題。
IP 評估與購買
Altera® FPGA 智慧財產核心的評估模式與購買資訊。
IP 基礎工具組
免費的 Altera® FPGA IP 核心授權，以及 Quartus® Prime Standard 或 Pro Edition 軟體的有效授權。
設計範例
下載 Altera® FPGA 裝置的設計範例與參考設計。
聯絡業務人員
為了滿足您 Altera® FPGA 產品設計與加速的需求，請與銷售人員聯絡。