1G/10Gb 乙太網路 PHY Intel® FPGA IP
1G 10G 乙太網路 PHY Intel® FPGA 知識財產（IP）核心支援標準實體編碼次層（PCS ）以及具合適實體媒體附接（PMA）之更高資料速率 10G PCS 的功能。標準 PCS 實現了 IEEE 802.3 2005 標準第 36 條定義的 1GbE 通訊協定，也支援 IEEE 802.3 2005 標準第 37 條定義的自動協商。10G PCS 實現了 IEEE 802.3 2005 標準中定義的 10G 乙太網路通訊協定。
1G/10Gb 乙太網路 PHY Intel® FPGA IP
使用者可以藉由 Intel® FPGA 收發器重新配置控制器 IP 核心，動態切換成 1G 或 10G PCS，即可重新編程核心。此 IP 核心專為 1G/10GbE 應用程式打造，包括到 1G/10GbE 雙速 SFP+ 易插拔模組的網路介面、用於驅動 CAT 6/7 防護雙絞線連接線和晶片到晶片介面的 1G/10GbE 10GBASE-T 銅質外部 PHY 裝置。
功能特色
- 整合式 SGMII / 1000BASE-X / 10GBASE-R (10M-10Gb) 乙太網路 PCS 與 PMA。
- 搭載 Intel® FPGA 1G/10GbE (10M-10GbE) MAC 的直接內部介面，締造完整的單晶片解決方案 。
- 執行期間使用者可以選擇 1G/10Gb 資料速率，或 1Gb 和 10Gb 之間的自動速度偵測（平行偵測）並透過 PHY IP 重新配置，或利用乙太網路自動協商功能從 10/100/1000Mb 之間選擇資料速率。
- 10Gb、1G/10GbE 與 10M-10GbE (SGMII/1G/10GbE) 選項。
- IEEE 1588 v2 選項。
- 同步乙太網路（Sync-E）選項。
- 序列收發器時脈和資料復原（CDR）已復原接觸 FPGA Fabric 的時脈輸出訊號，以遞送至 Sync-E 抖動清除器鎖相迴路（PLL）。
- 獨立傳輸器（TX）和接收器（RX）序列收發器 PLL 參考時脈輸入，能讓選用的外部 Sync-E 抖動清除器 PLL 將清除後的時脈饋送至 TX PLL 參考時脈輸入。
- 接收器連結故障狀態偵測。
- 從序列收發器之傳輸器至接收器的本機序列迴路返回以進行自我測試。
- 高效能內部系統介面。
- GMII 和單一資料速率（SDR）XGMII 連接至 1G/10GbE (10M-10GbE) MAC，資料傳輸速率各為 125 MHz 時 8 位元及 156.25 MHz 時 72 位元。
- 適用於從屬管理的 Intel® FPGA Avalon® 記憶體映射（Avalon-MM）32 位元介面。
相關連結
文件
- 完整的 1G/10GbE 和 10M-10GbE PHY 解決方案可供您快速展開設計。
- Intel® FPGA 支援的 Verilog HDL 和 VHDL 模擬器適用之暫存器傳送階層（RTL）和適配後功能模擬。
- 1G/10GbE 和 10M-10GbE MAC 以及 1G/10GbE 和 10M-10GbE PHY 驗證測試平台與設計範例。
- 透過 GUI 型參數編輯器配置與產生。
- V 系列收發器 PHY IP 核心使用者指南會提供此 IP 核心的典型預期性能和利用率圖表。 。
- Intel® FPGA IP 版本資訊 ›
裝置支援
- 所有搭載收發器的 FPGA 系列產品均支援 10M 到 1G 的配置。
- 可支援 1G/10G 配置的產品 ：
- Intel® Arria® 10 FPGA ›
- Stratix® V FPGA ›
- Arria® V FPGA ›
- Stratix® IV FPGA ›
其他資源
尋找 IP
尋找符合您需求的 Altera® FPGA 智慧財產權核心。
技術支援
如需此 IP 核心的技術支持，請訪問 支持資源 或 Intel® 高級支援。您也可以在 「知識中心 與 社群」中搜尋此功能的相關主題。
IP 評估與購買
Altera® FPGA 智慧財產核心的評估模式與購買資訊。
IP 基礎工具組
免費的 Altera® FPGA IP 核心授權，以及 Quartus® Prime Standard 或 Pro Edition 軟體的有效授權。
設計範例
下載 Altera® FPGA 裝置的設計範例與參考設計。
聯絡業務人員
為了滿足您 Altera® FPGA 產品設計與加速的需求，請與銷售人員聯絡。