40G 乙太網路 MAC 與 PHY FPGA IP 核心

40G 乙太網路 MAC 和 PHY FPGA IP 核心提供 IEEE 802.3ba-2010。40 Gbps 乙太網路是業界標準，符合媒體存取控制 (MAC) 和 PHY (PCS+PMA) 功能。能讓 FPGA 透過銅或光纖收發器模組連接到另一個裝置。IP 支援帶有兩步驟時間戳記的 IEEE 1588 v2 標準，以及各種 Stratix® 或 Arria® FPGA 上的背板功能。

閱讀低延遲 40-Gbps 和 100-Gbps 乙太網路 MAC 和 PHY MegaCore 功能使用者指南 ›

閱讀低延遲 40G 乙太網路 Agilex™ 5 FPGA IP 使用者指南 ›

閱讀低延遲 40G 以太網络 Agilex™ 5 FPGA IP 設計範例使用者指南 ›

閱讀低延遲 E-Tile 40G 乙太網路FPGA IP 使用者指南 ›

閱讀低延遲 E-Tile 40G 乙太網路Intel® FPGA IP設計範例使用者指南 ›

閱讀 Stratix® 10 低延遲 40-Gbps 乙太網路 IP 核心使用者指南 ›

閱讀低延遲 40-Gbps 乙太網路 IP 核心使用者指南 ›

閱讀 40- 和 100-Gbps 乙太網路 MAC 和 PHY MegaCore 功能使用者指南 ›

閱讀 Stratix® 10 低延遲 40G 乙太網路設計範例使用者指南 ›

閱讀低延遲 40G 乙太網路設計範例使用者指南 ›

40G 乙太網路 MAC 與 PHY FPGA IP 核心

功能特色

  • 符合 IEEE 802.3ba-2010 40 Gbps 乙太網路標準。
  • XLAUI 實體媒體附接（PMA）硬性 IP 和外部介面，並由序列收發器通道構成，每個通道均以 10.3125 Gbps 運作。
  • 搭載採用 FPGA 結構的 40Gbe 實體編碼次層（PCS）。
  • 具有可配置功能集的 40GbE MAC 軟性 IP。
  • 支援選項：
  • 40GbE。
  • MAC+PHY、僅限 PHY 或僅限 MAC。
  • 傳輸器加接收器（全雙工）、僅限傳輸器或接收器。
  • 硬體已經驗證可支援完整的 40 Gbps 有線速度流量。
  • PCS 位元錯誤率（BER）顯示器。
  • 可程式化的 PCS 測試模式產生器與檢查器。
  • 缺乏閒置計數（DIC）。
  • 自動乙太網路流量控制。
  • 可程式化 MAC 傳輸器（TX）循環冗餘檢查（CRC）插入與接收器（RX）CRC 移除。
  • 可程式化接收訊框最大資訊長度可達 9600 位元。
  • 可程式化 MAC 位址與基於 MAC 地址的接收器（RX）封包篩選。
  • 混雜（透明）和非混雜（篩選）MAC 運作模式。
  • 具有 CRC、過大和過小訊框錯誤的可程式化 MAC 接收訊框篩選。
  • 接收控制訊框的篩選（暫停控制和／或非暫停控制）。
  • 接收使用者可控制的填補移除。
  • 傳輸自動填補插入。
  • 用於採用外部統計計數器的統計狀態輸出訊號。
  • 用於 RMON (RFC 2819)、乙太網路類型 MIB (RFC 3635) 和介面組 MIB (RFC 2863) 的可選 64 位元統計計數器模組。
  • 可程式化連結錯誤訊號。
  • 可選序文傳遞。
  • 未使用介面卡選項（256 bits at 312.5+ MHz）時，可透過搭載 64 位元通道 0 的最重要位元組（MSB）之起始套件（SOP）使用適用於 MAC 資料路徑並連結至客戶端應用程式的 Avalon® 串流介面 （Avalon-ST）。
  • 未使用介面卡選項時，可在任何 64 位元通道 MSB 上使用 SOP 自訂串流介面。
  • 用於控制和監測 MAC、PCS、PMA 和外部光纖模組的 Avalon® 記憶體對應（Avalon-MM）32 位元介面。
  • 用於管理不同的光纖模組的管理資料輸入／輸出（MDIO）或 2 線序列介面。
  • 已通過功能與效能測試，並具備 40/100Gb 乙太網路測試設備。

IP 狀態
訂購狀態 生產
訂購代碼
40 Gbps 和 100 Gbps 乙太網路 MAC 與 PHY MegaCore 功能

IP-40GEMAC

IP-40GEPHY

IP-100GEMAC

IP-100GEPHY

IP-40GEMACPHY

IP-100GEMACPHY

IP-40GBASEKR4PHY
低延遲 40 Gbps 乙太網路 IP 核心

延遲 40G 乙太網路 MAC 與 PHY：IP-40GEUMACPHY

低延遲 40G 乙太網路 MAC 與 PHY (支援 1588)：IP-40GEUMACPHYF

低延遲 40G 乙太網路 MAC 與 40GBASE-KR4 PHY (搭載 FEC）：IP-40GBASEKR4PHY
低延遲 E-Tile 40G 乙太網路 FPGA IP IP–40GETILEMAC
低延遲 100 Gbps 乙太網路核心

低延遲 100G 乙太網路 MAC 與 PHY：IP-100GEUMACPHY

低延遲 100G 乙太網路 MAC 與 PHY (支援 1588)：IP-100GEUMACPHYF
檢視全部 顯示較少

其他資源

尋找 IP

尋找符合您需求的 Altera® FPGA 智慧財產權核心。

技術支援

如需此 IP 核心的技術支持，請訪問 支持資源 或 Intel® 高級支援。您也可以在 「知識中心 與 社群」中搜尋此功能的相關主題。

IP 評估與購買

Altera® FPGA 智慧財產核心的評估模式與購買資訊。

IP 基礎工具組

免費的 Altera® FPGA IP 核心授權，以及 Quartus® Prime Standard 或 Pro Edition 軟體的有效授權。

設計範例

下載 Altera® FPGA 裝置的設計範例與參考設計。

聯絡業務人員

為了滿足您 Altera® FPGA 產品設計與加速的需求，請與銷售人員聯絡。

顯示更多 顯示較少
比較產品