Intel® Agilex™ 7 F-Tile 乙太網路硬性 IP
Intel® Agilex™ 7 FPGA F-Tile 包含可拆分、可配置、可強化的乙太網路協定堆棧，可支援 10G 至 400G 的速率，與 IEEE 802.3 規格和其他相關乙太網路聯盟規格相容。
閱讀 F-Tile 以太網路Intel® FPGA Hard IP使用者指南 ›
Intel® Agilex™ 7 F-Tile 乙太網路硬性 IP
知識產權 (IP) 核心以 10 Gbps、25 Gbps、40 Gbps、50 Gbps、100 Gbps、200 Gbps 和 400 Gbps 的資料速率實施乙太網路。IP 核心包含在 IP 資料庫中，可從 IP 目錄中取得。
IP 核心有多種變體，能提供不同的乙太網路通道和功能組合。其中包括選用的 Reed-Solomon 前向錯誤更正 (RSFEC) 和選用的 IEEE 1588v2 精確時間通訊協定 (PTP)。使用者可以選擇媒體存取控制 (MAC) 和實體編碼次層 (PCS) 變體、僅限 PCS 變體、彈性乙太網路 (FlexE) 變體或光纖傳輸網路 (OTN) 變體。
下表中概述了 F-Tile 乙太網路硬性 IP 支援的各種功能。
乙太網路模式 |
模組 |
PMA 類型 |
FEC 選項 No FEC - CL74 - CL91 - CL134 - ETC |
MAC AvST |
MAC Seg |
PCS (MII) |
PCS (OTN/ FlexE) |
PTP |
AN/LT |
||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
10GE-1 |
NRZ |
FGT |
✓ |
_ |
_ |
_ |
_ |
✓ |
✓ |
✓ |
✓ |
✓ |
✓ |
25GE-1 |
NRZ |
FGT FHT |
✓ |
✓ |
✓ |
✓ |
_ |
✓ |
✓ |
✓ |
✓ |
✓ |
✓ |
40GE-4 |
NRZ |
FGT |
✓ |
_ |
_ |
_ |
_ |
✓ |
✓ |
_ |
✓ |
_ |
✓ |
50GE-2 |
NRZ |
FGT FHT |
✓ |
_ |
✓ |
✓ |
_ |
✓ |
✓ |
✓ |
✓ |
✓ |
_ |
50GE-1 |
PAM4 |
FGT FHT |
_ |
_ |
_ |
✓ |
✓ |
✓ |
✓ |
✓ |
✓ |
✓ |
✓ |
100GE-4 |
NRZ |
FGT FHT |
✓ |
_ |
✓ |
✓ |
_ |
✓ |
✓ |
✓ |
✓ |
✓ |
✓ |
100GE-2 |
PAM4 |
FGT FHT |
_ |
_ |
_ |
✓ |
✓ |
✓ |
✓ |
✓ |
✓ |
✓ |
✓ |
100GE-1 |
PAM4 |
FHT |
_ |
_ |
_ |
✓ |
_ |
✓ |
✓ |
✓ |
✓ |
✓ |
✓ |
200GE-8 |
NRZ |
FGT |
_ |
_ |
_ |
✓ |
_ |
_ |
✓ |
✓ |
✓ |
✓ |
_ |
200GE-4 |
PAM4 |
FGT FHT |
_ |
_ |
_ |
✓ |
✓ |
_ |
✓ |
✓ |
✓ |
✓ |
✓ |
200GE-2 |
PAM4 |
FHT |
_ |
_ |
_ |
✓ |
_ |
_ |
✓ |
✓ |
✓ |
✓ |
✓ |
400GE-8 |
PAM4 |
FGT |
_ |
_ |
_ |
✓ |
✓ |
_ |
✓ |
✓ |
✓ |
✓ |
✓ |
400GE-4 |
PAM4 |
FHT |
_ |
_ |
_ |
✓ |
_ |
_ |
✓ |
✓ |
✓ |
✓ |
✓ |
表格備註：
FEC 選項支援以下 FEC 類型：
- 無 FEC：無 FEC。
- CL74：IEE 802.3 BASE-R Firerecode (CL 74)。
- CL91：IEE 802.3 RS (528、514) (CL91)。
- CL134：IEE 802.3 RS (544、514) (CL134)。
- ETC：乙太網路技術聯盟 ETC RS (272、258)。
簡化：
- MAC AvST：MAC Avalon® 串流介面。
- MAC Seg：MAC 區段。
功能特色
硬性 IP 核心支援以下速率的所有 IEEE 和聯盟乙太網路模式：10G、25G、40G、100G、200G 和 400G。MAC 提供直通訊框處理以最佳化延遲、支援具有 64 位元組訊框長度的全線速度，以及無遺失封包的連續或混合長度的流量。所有 IP 核心變體都處於全雙工模式。
PHY
- 支援 10GE-1、25GE-1、40GE-4、50GE-1、50GE-2、100GE-1、100GE-2、100GE-4、200GE-2、200GE-4、200GE-8、400GE-4、400GE-8 模式。
- 10GBASE-KR、10GBASE-CR、10GBASE-LR。
- 25GBASE-KR、25GBASE-CR、25GBASE-R、25GAUI-1。
- 40GBASE-KR4、40GBASE-CR4、40GBASE-R4。
- 50GBASE-KR1、50GBASE-CR1、50GBASE-KR2、50GBASE-CR2、50GAUI-1、50GAUI-2。
- 100GBASE-KR1、100GBASE-CR1、100GBASE-KR2、100GBASE-CR2、100GBASE-KR4、100GBASE-CR4、100GAUI-1、100GAUI-2、100GAUI-4、CAUI-2、CAUI-4。
- 200GBASE-KR2、200GBASE-CR2、200GBASE-KR4、200GBASE-CR4、200GAUI-2、200GAUI-4、200GAUI-8。
- 400GBASE-KR4、400GBASE-CR4、400GAUI-4、400GBASE-KR8、400GBASE-CR8、400GAUI-8。
- 收發器通道以 10.3125 Gbps、25.78125 Gbps、26.5625 Gbps、53.125 Gbps 或 106.25 Gbps 運行，支援各種乙太網路模式。
- 支援 NRZ 與 PAM4 模式。
- 支援 64B/66B 編碼，附有資料分割和對齊標記功能，讓來自多個通道的資料保持一致。
- 可選 Reed-Solomon 前饋式錯誤更正為通常稱作 KR-FEC 的 RS-FEC (528、514) 或通常稱作 KP-FEC 的 RS-FEC (544、514)。
- Firecode FEC (CL74) 支援。
- IEEE 標準 802.3-2915 第 73 條和 25G 乙太網路聯盟計劃草案 1.6 中定義的自動交涉 (AN)。
- IEE Standard 802.3-2915 條款 92 與 93，以及 25G 乙太網路聯盟附錄 1.6 定義的訓練（LT）。
- 可選的缺乏閒置計數器（DIC）選項，可維持在精細控制下的 8 位元、10 位元或 12 位元封包繪圖接點（IPG）的最低平均值，或是讓使用者從客戶端介面驅動 IPG。
- 超過 IEEE 802.3-2015 高速乙太網路標準條款 80.5 要求的接收器 (RX) 偏差變體容限。
訊框結構控制
- 支援超大型封包。
- RX 循環冗餘檢查（CRC）傳遞控制。
- 適用於 100G 連結且超過 IEEE 802.3-2015 高速乙太網路標準條款 82.2.12 要求的 1000 位元 RX PCS 通道偏差容量。
- 各封包皆有的可選收發器（TX）CRC 產生與插入。
- 適用於需要專有使用者管理資訊傳輸的應用程式之 RX 和 TX 序文傳遞選項。
- 可選的 TX MAC 來源位址插入。
- TX 自動訊框填補功能，以符合乙太網路連結上 64 位元組的最小乙太網路訊框長度。選用的封包停用功能。
- TX 錯誤插入功能支援讓 TX 客戶端介面正在進行的輸入無效。
訊框監控與統計
- RX CRC 檢查和錯誤報告。
- 符合 IEEE 規範的可選 RX 嚴格起始訊框範圍（SFD）檢查。
- 符合 IEEE 規範的可選 RX 嚴格序文檢查。
- 符合 IEEE 規格的 RX 畸形封包檢查。
- 已接收的控制訊框類型指示。
- 統計計數器。
- 適用於精確定時擷取統計計數器值的快照功能。
- 可選的錯誤訊號發送偵測功能、回報本機錯誤，並且產生遠端錯誤，同時支援 IEEE 802.3-2015 高速乙太網路標準 66 條中定義的單向連結錯誤。
流量控制
- 可選的 IEEE 802.3-2018 乙太網路標準 31 條乙太網路流量控制作業，且使用暫停暫存器或暫停介面。
- 符合 IEEE 標準 802.1Q-2014─修正條款第 17 條：基於優先順序的流量控制之可選基於優先順序的流量控制。
- 暫停訊框篩選控制。
- 軟體可動態切換本機 TX MAC 資料流程，以此選擇性地切斷輸入流量。
精準時間協定 (PTP)
- IEEE 標準 1588v2 PTP 的可選支援。
- 1 步式（1588v1 和 1588v2）和 2 步式 TX 時間戳記。
- 支援多種訊框格式的 PTP 標頭，包含乙太網路封裝、IPv4 中的 UDP 以及 IPv6 中的 UDP。
- 支援總和檢查碼 Zero 和總和檢查碼擴充位元計算。
- 支援修正欄位作業。
- 可程式化額外延遲和非對稱延遲。
OTN
- 可選 25/50GbE 恆定位元率（CBR），同時停用 TX 和 RX PCS 66 位元編碼和交錯碼。
- 具有完整 MAC 和 PCS 66 位元功能的可選 25/50GbE CBR。
使用者系統介面
- 可存取 IP 核心控制與狀態暫存器的 Avalon® 記憶體對映（Avalon-MM）管理介面。
- Avalon-ST 資料路徑介面將 MAC 連接到客戶端邏輯，透過 PCS 變體搭配 MAC 中最重要位元組 (MSB) 中的起始訊框。100G 通道的介面有 512 位元；啟用 MAC 層時，10/25G 通道會使用 64 位元（AVST 介面僅適用於 10 G 至 100G）。
- MAC Avalon-ST 介面可供 10G 至 100G 使用。
- MAC 區段介面適用於 10G 至 400G。
- MII 資料路徑介面能將 PCS 連接到僅限 PCS 變體中的客戶端邏輯。
- 硬體與軟體重設控制。
- 透過提供裝置架構時脈資料恢復（CDR）輸出訊號來支援同步乙太網路 （SyncE）。
動態重新配置
- 支援不同乙太網路速率之間的動態重新配置。
- 提供設計範例，讓實作更輕鬆。
偵錯和測試
- 用於監控每個 PCS 通道位元錯誤的位元交錯同位錯誤計數器。
- 用於監測訊框本身和訊框之間錯誤的 RX PCS 錯誤區塊計數器。
- 畸形和丟失封包的計數器。
- 用以監測所有 PCS 通道上的連結高位元錯誤率 （BER）之 BER 偵測。
- 可選的加密閒置測試模式生成和檢查
- 適用於精確定時擷取統計計數器值的快照功能。
- 支援測試與除錯的 TX 錯誤插入功能。
- 支援 10G-1、25G-1、50G-1、50G-2、100G-1、100G-2、100G-4、200G-4、200G-8、400G-4 模式。
其他資源
尋找 IP
尋找符合您需求的 Altera® FPGA 智慧財產權核心。
技術支援
如需此 IP 核心的技術支持，請訪問 支持資源 或 Intel® 高級支援。您也可以在 「知識中心 與 社群」中搜尋此功能的相關主題。
IP 評估與購買
Altera® FPGA 智慧財產核心的評估模式與購買資訊。
IP 基礎工具組
免費的 Altera® FPGA IP 核心授權，以及 Quartus® Prime Standard 或 Pro Edition 軟體的有效授權。
設計範例
下載 Altera® FPGA 裝置的設計範例與參考設計。
聯絡業務人員
為了滿足您 Altera® FPGA 產品設計與加速的需求，請與銷售人員聯絡。
元件效能測試使用特定的電腦系統和特定測試。任何有關上述條件的變更均可能導致不同結果。考慮購買時，為了充分評估效能，請參考其他資訊來源。如需更完整的效能和評評如需更完整的效能與效能標竿評測結果相關資訊，請造訪 www.intel.com/benchmarks.Intel 和 Quartus 是美國和/或其他國家/地區 Intel 公司或其子公司的商標。