Intel® FPGA Compute Express Link(CXL)IP
首款搭載 CXL hard IP 出貨的 FPGA,每個連接埠的頻寬高達 4 倍。1
現在支援 CXL 規格修訂版 1.1 與 2.0。
Intel® FPGA Compute Express Link(CXL)IP
適用於 Quartus Prime 設計軟體 v22.4
Compute Express Link(CXL)是一款使用周邊/加速器連結通訊協定的新處理器。藉由讓兩端的通訊一致,它依據、並擴充了現有 PCIe 通訊協定以外的功能。這讓 CXL 連結可以在與用於異質運算的 Look-aside 或 Inline Accelerator 一起使用時,達到高效率、低延遲、高頻寬的效能。
對於想要建立或使用搭載 FPGA 加速器的人,R-tile 中具有 CXL 通訊協定的硬核,其整合了 Intel Agilex® 7 FPGA I 系列與 Intel Agilex® 7 FPGA M 系列家族的特定產品。硬核允許全頻寬 PCIe 5.0 x16 設定支援,同時最小化使用 FPGA 結構資源。
使用 Intel Agilex® 7 FPGA 執行 CXL 獨立加速器
Intel Agilex® 7 FPGA 透過 R-Tile 硬核支援 CXL。
在 R-Tile 上以 hard IP2(HIP)的形式提供:
- 實現完整的 PCIe 5.0x16 效能,並透過第 4 代 Intel® Xeon® 處理器進行全面驗證
- 若要瞭解採用 Intel® FPGA CXL 解決方案的Compute Express Link Consortium 研討會的結果,歡迎聯絡 Intel
- 與 Compute Express Link Consortium 提供的 CXL 認證軟體(CXL_CV_app)相容
針對每種 CXL 裝置類型所提供支援 FPGA 的邏輯:
- 加速器類型 1(訂購零件編號:IP-CXLTYP1)
- 加速器類型 2(訂購零件編號:IP-CXLTYP2 )
- 記憶體擴充器類型 3(訂購零件編號:IP-CXLTYP3DDR)
- 包含 FPGA 設計範例、模擬模3型與偵錯工具組
- 特定的範例設計經過最佳化,可用於目標開發套件
可靈活依附在裝置的記憶體子系統架構:
- 使用者可混合及管理不同的記憶體類型/控制器
- M20K 區塊、DDR4、DDR5、LPDDR5、HBM2e、固態硬碟
若要啟用 CXL hard IP 以及取得 CXL soft R-Tile Wrapper 與 Soft Support 邏輯,需另行購買/啟用獨立的 CXL IP 授權,方能正確使用 Intel® Quartus® Prime 設計軟體。如需有關價格的詳細資料,請與您當地的 Intel 業務代表聯絡。
若要啟用免費的 30 或 60 天 IP 試用授權,請與您當地的 Intel 業務代表聯絡。
產品與效能資訊
1與使用第三方 CXL 控制器(執行於 PCIe 4.0 x8 的軟核)的 FPGA 競品(無 CXL 硬核)相比。
2若要啟用 CXL hard IP 需另行授權/購買,其包含在支援 IP 邏輯的零件編號中。
3客戶必須使用及購買 Siemens/Avery/CXL 主機匯流排功能性模組(BFM)