JESD204B Intel® FPGA IP

Intel 提供業界多種產品的 JESD204B 序列介面，無論是低成本或低功耗，還是高效能的 FPGA 與 SoC，應有盡有。JESD204B Intel® FPGA IP 是一種高速的點對點序列介面，可供數位類比（DAC）或類比數位（ADC）轉換器將資料傳輸至 FPGA 裝置。

閱讀 F-Tile JESD204B Intel® FPGA IP 使用者指南 ›

閱讀 F-tile HDMI Intel® FPGA IP 設計範例使用者指南 ›

閱讀 JESD204B Intel® FPGA IP 使用者指南 ›

閱讀 JESD204B IP Core 設計範例使用者指南 ›

觀看 JESD204B IP 快速入門影片 ›

JESD204B Intel® FPGA IP

JESD204B Intel® FPGA IP 包含：

  • 媒體存取控制（MAC）：控制連結狀態與字元替換的資料連結層（DLL）區塊。
  • 實體層（PHY）：實體編碼次層（PCS）與實體媒體附接（PMA）區塊。

透過我們獨特的完整傳輸層實作，設計工程師不再需要分析文件就能整合或開發傳輸層解決方案。另外，Intel 透過類比數位轉換器（ADC）與數位類比轉換器（DAC）供應商、RFIC 以及類比前端，對 JESD204B Intel® FPGA Intellectual Property (IP) core 進行硬體互通性測試，讓您更快進入市場。

功能

JESD204B Intel® FPGA IP core 提供下列關鍵功能：

  • 高達 12.5 Gbps 的通道速率（特徵描述及認證符合 JESD204B 標準），Intel Agilex® 7 E-tile 的通道速率高達 19 Gbps，Intel Agilex® 7 F-tile 的通道速率高達 20 Gbps（特徵描述及認證不符合 JESD204B 標準）
  • JESD 參數（L、M、F、S、N、K、CS、CF、資料傳輸率）的執行階段重新設定。
  • Base 與 PHY 分割以實現可攜性。
  • 回溯相容 JESD204A 的 Subclass 0 作業模式。
  • ADC/DAC 與 FPGA 間確定性延遲支援的 Subclass 1 與 2 作業模式。
  • 多裝置同步。
  • 序列通道對齊與監控。
  • 能調整 IP 核心中的延遲。
  • 傳輸器（TX）與接收器（RX）的收發器通道共享，以最佳化收發器數量。
  • 包括傳輸層設計的硬體驗證設計範例。

IP 狀態

 

訂購狀態

生產

訂購代碼

Intel® FPGA IP JESD204 套件

IPS-JESD204（包含 JESD204B、JESD204B-FTILE、JESD204C、JESD204C-FTILE）
檢視全部 顯示較少

注意：德州儀器的 TSW14J57 與 TSW14J56 評估模組（EVM），設計分別採用 Intel® Arria® 10 FPGA 與 Arria® V FPGA。TSW14J57EVM 與 TSW14J56EVM 支援德州儀器出品的所有裝置，硬體均已通過驗證，可與 JESD204B Intel® FPGA IP 相容。

其他資源

尋找 IP

尋找符合您需求的 Altera® FPGA 智慧財產權核心。

技術支援

如需此 IP 核心的技術支持，請訪問 支持資源 或 Intel® 高級支援。您也可以在 「知識中心 與 社群」中搜尋此功能的相關主題。

IP 評估與購買

Altera® FPGA 智慧財產核心的評估模式與購買資訊。

IP 基礎工具組

免費的 Altera® FPGA IP 核心授權，以及 Quartus® Prime Standard 或 Pro Edition 軟體的有效授權。

設計範例

下載 Altera® FPGA 裝置的設計範例與參考設計。

聯絡業務人員

為了滿足您 Altera® FPGA 產品設計與加速的需求，請與銷售人員聯絡。

顯示更多 顯示較少

† 元件效能測試使用特定的電腦系統和特定測試。任何有關上述條件的變更均可能導致不同結果。考慮購買時，為了充分評估效能，請參考其他資訊來源。如需更完整的效能與效能標竿評測結果相關資訊，請造訪 www.intel.com/benchmarks。

Intel 及 Quartus 是 Intel Corporation 或其子公司在美國及/或其他國家/地區的商標。

比較產品