低延遲乙太網路 100 G MAC 與 PHY Intel® FPGA IP 核心
低延遲乙太網路 100 G MAC 與 PHY Intel® FPGA IP 核心
概覽
Intel® 透過目標為網路基礎架構與資料中心的低延遲 100G 乙太網路 Intel® FPGA IP core,提供極致的靈活性、可擴充性與可配置性。低延遲 100G 乙太網路 Intel® FPGA IP core 符合 IEEE 802.3ba-2010 標準,包括媒體存取控制(MAC)、PHY、實體編碼次層(PCS)、實體媒體附接(PMA),以及選用的前饋式錯誤修正(FEC)區塊。它同時還包括 IEEE 1588v2 時間戳記支援,以及在支援的 Intel® Stratix® 與 Intel® Arria® FPGA 上驅動背板的功能。此 IP 可用於採用銅互連或光纖收發器模組的晶片介面。
功能特色
- IP 核心的設計符合 IEEE 802.3ba-2010 高速乙太網路標準,該標準可於 IEEE 網站(www.ieee.org)取得。MAC 提供直通訊框處理以最佳化延遲、支援具有 64 位元組訊框長度的全線速度,以及無遺失封包的連續或混合長度的流量。所有低延遲 100 G 乙太網路 Intel® FPGA IP 核心變體均包括全雙工 MAC 和 PHY 元件,並提供下列功能特色:
PHY 功能特色:
- 與 Intel® Stratix® 10 FPGA 25.78125 Gbps 序列收發器順暢連接的軟 PCS 邏輯
- 由四個以 25.78125 Gbps 運作的 FPGA 硬序列收發器通道組成的 CAUI-4 外接式介面
- 選用的 Reed-Solomon 前向錯誤更正:RS(528,514) FEC
- 支援自動交涉/連結訓練(AN/LT)通訊協定
訊框結構控制功能特色:
- 支援超大型封包
- TX 與 RX 循環冗餘檢查(CRC)直通控制
- 選用的 TX CRC 產生與插入
- RX 與 TX 前文直通選項,適用於需要使用者管理資訊專屬傳輸的實際應用
- TX 自動訊框填補功能,以符合 64 位元組的最小乙太網路訊框長度
訊框監控與統計:
- RX CRC 檢查與錯誤報告
- 基於 IEEE 規格的選用 RX 嚴格 SFD 檢查
- 基於 IEEE 規格的 RX 畸形封包檢查
- 所接收的控制訊框類型指示
- 選用的統計計數器
- 選用的錯誤訊號發送:報告本機錯誤並產生遠端錯誤(IEEE 802.3ba-2012 乙太網路標準,第 66 條)
流量控制:
- 使用暫停暫存器或暫停介面的選用乙太網路流量控制作業(IEEE 802.3,第 31 條)
- 使用暫停暫存器進行精細控制的選用優先級流量控制(IEEE 標準 802.1Qbb-2011,修訂第 17 條)
- 暫停訊框過濾控制
除錯與可測試性功能特色:
- 序列收發器上選用的序列 PMA 循環(TX 至 RX),以進行自我診斷測試
- TX 錯誤插入功能支援測試與除錯
- 選擇性存取 Intel® FPGA 偵錯主機端點(ADME)以進行偵錯或監控 PHY 訊號的完整性
使用者系統介面:
- Avalon® 記憶體對映(Avalon-MM)管理介面,以存取 IP 核心控制與狀態暫存器
- Avalon-ST 資料路徑介面透過最重要位元組(MSB)中的訊框起始連接至客戶端邏輯儘管有此 RX 客戶端介面 SOP 對齊功能及 RX 與 TX 前文直通選項,512 位元的介面資料寬度可確保資料傳輸率
- 硬體與軟體重設控制
如需乙太網路通訊協定的詳細規格,請參閱「IEEE 802.3ba-2010 高速乙太網路標準」。
IP 品質指標
基本功能 |
|
---|---|
首次發布年度 IP |
2015 年 |
支援的最早版本 Intel Quartus Prime 設計軟體 |
16.1 |
狀態 |
生產 |
可交付成果 |
|
客戶可交付成果包括下列項目︰ 設計檔案(加密原始程式碼或合成後網表) ModelSim 的模擬模型*:Intel FPGA 版 計時與(或)佈局限制 具有修訂控制的文件 讀我檔案 |
Y |
以 IP 提供的任何其他客戶可交付成果 |
無 |
可讓最終使用者設定 IP 的參數化 GUI |
Y |
已啟用 IP 核心以支援 Intel FPGA IP 評估模式 |
Y |
Source language |
Verilog |
測試平台語言 |
無 |
提供的軟體驅動程式 |
N |
驅動程式作業系統支援 |
無 |
實作 |
|
使用者介面 |
Avalon®-ST(資料路徑)、Avalon-MM(管理) |
IP-XACT 中繼資料 |
N |
驗證 |
|
支援的模擬器 |
Mentor Graphics*、Synopsys*、Cadence* |
經過驗證的硬體 |
Intel Arria 10 |
已執行業界標準合規性測試 |
N |
如果是,是哪種測試? |
無 |
如果是,在哪種 Intel FPGA 裝置上? |
無 |
如果是,執行日期 |
無 |
如果否,是否已規劃? |
N |
互通性 |
|
IP 已經過互通性測試 |
N |
如果是,在哪種 Intel FPGA 裝置上? |
無 |
提供互通性報告 |
N |
相關連結
文件
開發板
其他資源
尋找 IP
尋找符合您需求的 Intel® FPGA 智慧財產權核心。
技術支援
如需此 IP 核心技術支援,請造訪支援資源或 Intel® 高級支援。您也可以在知識中心與社群搜尋此功能的相關主題。
IP 評估與購買
Intel® FPGA 智慧財產核心的評估模式與購買資訊。
使用 Intel® FPGA IP 從事設計
進一步瞭解使用 Intel® FPGA IP 從事設計,這是專為 Intel® FPGA 最佳化的大量現成核心。
IP 基礎工具組
免費的 Intel® FPGA IP 核心授權,以及 Intel® Quartus® Prime Standard 或 Pro Edition 軟體的有效授權。
設計範例
下載 Intel® FPGA 裝置的設計範例與參考設計。
聯絡業務人員
為了滿足您 Intel® FPGA 產品設計與加速的需求,請與銷售人員聯絡。