低延遲乙太網路 100 G MAC 與 PHY Intel® FPGA IP 核心
低延遲乙太網路 100 G MAC 與 PHY Intel® FPGA IP 核心
概覽
Intel® 透過目標為網路基礎架構與資料中心的低延遲 100G 乙太網路 Intel® FPGA IP core，提供極致的靈活性、可擴充性與可配置性。低延遲 100G 乙太網路 Intel® FPGA IP core 符合 IEEE 802.3ba-2010 標準，包括媒體存取控制（MAC）、PHY、實體編碼次層（PCS）、實體媒體附接（PMA），以及選用的前饋式錯誤修正（FEC）區塊。它同時還包括 IEEE 1588v2 時間戳記支援，以及在支援的 Intel® Stratix® 與 Intel® Arria® FPGA 上驅動背板的功能。此 IP 可用於採用銅互連或光纖收發器模組的晶片介面。
功能特色
- IP 核心的設計符合 IEEE 802.3ba-2010 高速乙太網路標準，該標準可於 IEEE 網站（www.ieee.org）取得。MAC 提供直通訊框處理以最佳化延遲、支援具有 64 位元組訊框長度的全線速度，以及無遺失封包的連續或混合長度的流量。所有低延遲 100 G 乙太網路 Intel® FPGA IP 核心變體均包括全雙工 MAC 和 PHY 元件，並提供下列功能特色：
PHY 功能特色：
- 與 Intel® Stratix® 10 FPGA 25.78125 Gbps 序列收發器順暢連接的軟 PCS 邏輯
- 由四個以 25.78125 Gbps 運作的 FPGA 硬序列收發器通道組成的 CAUI-4 外接式介面
- 選用的 Reed-Solomon 前向錯誤更正：RS(528,514) FEC
- 支援自動交涉/連結訓練（AN/LT）通訊協定
訊框結構控制功能特色：
- 支援超大型封包
- TX 與 RX 循環冗餘檢查（CRC）直通控制
- 選用的 TX CRC 產生與插入
- RX 與 TX 前文直通選項，適用於需要使用者管理資訊專屬傳輸的實際應用
- TX 自動訊框填補功能，以符合 64 位元組的最小乙太網路訊框長度
訊框監控與統計：
- RX CRC 檢查與錯誤報告
- 基於 IEEE 規格的選用 RX 嚴格 SFD 檢查
- 基於 IEEE 規格的 RX 畸形封包檢查
- 所接收的控制訊框類型指示
- 選用的統計計數器
- 選用的錯誤訊號發送：報告本機錯誤並產生遠端錯誤（IEEE 802.3ba-2012 乙太網路標準，第 66 條）
流量控制：
- 使用暫停暫存器或暫停介面的選用乙太網路流量控制作業（IEEE 802.3，第 31 條）
- 使用暫停暫存器進行精細控制的選用優先級流量控制（IEEE 標準 802.1Qbb-2011，修訂第 17 條）
- 暫停訊框過濾控制
除錯與可測試性功能特色：
- 序列收發器上選用的序列 PMA 循環（TX 至 RX），以進行自我診斷測試
- TX 錯誤插入功能支援測試與除錯
- 選擇性存取 Intel® FPGA 偵錯主機端點（ADME）以進行偵錯或監控 PHY 訊號的完整性
使用者系統介面：
- Avalon® 記憶體對映（Avalon-MM）管理介面，以存取 IP 核心控制與狀態暫存器
- Avalon-ST 資料路徑介面透過最重要位元組（MSB）中的訊框起始連接至客戶端邏輯儘管有此 RX 客戶端介面 SOP 對齊功能及 RX 與 TX 前文直通選項，512 位元的介面資料寬度可確保資料傳輸率
- 硬體與軟體重設控制
如需乙太網路通訊協定的詳細規格，請參閱「IEEE 802.3ba-2010 高速乙太網路標準」。
IP 狀態
|
|
|---|---|
訂購狀態 |
生產 |
| 訂購代碼 | |
低延遲 40 Gbps 和 100 Gbps 乙太網路 MAC 與 PHY MegaCore |
低延遲 100G 乙太網路 MAC 與 PHY：IP-100GEUMACPHY 低延遲 100G 乙太網路 KR/CR 變式：IP-ETH-100GEUKRCR 低延遲 100G 乙太網路 MAC 與 PHY (支援 1588)：IP-100GEUMACPHYF 延遲 40G 乙太網路 MAC 與 PHY：IP-40GEUMACPHY 低延遲 40G 乙太網路 MAC 與 PHY (支援 1588)：IP-40GEUMACPHYF 低延遲 100G 乙太網路 MAC 與 PHY：IP-100GEUMACPHY 低延遲 100G 乙太網路 MAC 與 PHY (支援 1588)：IP-100GEUMACPHYF 低延遲 40G 乙太網路 MAC 與 40GBASE-KR4 PHY (搭載 FEC）：IP-40GBASEKR4PHY |
40 Gbps 和 100 Gbps 乙太網路 MAC 與 PHY MegaCore |
IP-40GEMAC IP-40GEPHY IP-100GEMAC IP-100GEPHY IP-40GEMACPHY IP-100GEMACPHY IP-40GBASEKR4PHY |
相關連結
文件
開發板
其他資源
尋找 IP
尋找符合您需求的 Altera® FPGA 智慧財產權核心。
技術支援
如需此 IP 核心的技術支持，請訪問 支持資源 或 Intel® 高級支援。您也可以在 「知識中心 與 社群」中搜尋此功能的相關主題。
IP 評估與購買
Altera® FPGA 智慧財產核心的評估模式與購買資訊。
IP 基礎工具組
免費的 Altera® FPGA IP 核心授權，以及 Quartus® Prime Standard 或 Pro Edition 軟體的有效授權。
設計範例
下載 Altera® FPGA 裝置的設計範例與參考設計。
聯絡業務人員
為了滿足您 Altera® FPGA 產品設計與加速的需求，請與銷售人員聯絡。