F-Tile PCIe Hard IP
F-Tile Intel® Hard IP 在端點（EP）、根連接埠（RP）與事務層（TL）旁路模式，最高支援 4.0 x16 的 PCIe* 配置。F-tile 是 Intel Agilex® 7 裝置的輔助晶片塊。
F-Tile 是 P-Tile 的後繼者，且原生支援 PCIe 3.0 和 4.0 組態。
閱讀用於 PCIe 的 F-Tile Avalon® Streaming Intel® FPGA IP 使用者指南 ›
閱讀 F-Tile Avalon® Streaming Intel® FPGA IP for PCIe 設計範例使用者指南 ›
F-Tile PCIe Hard IP
標準與規格合規性
- PCIe 基底規格修訂版 4.0
- 單一根 I/O 虛擬化與共享規格，修訂版 1.1
- 位址轉換服務，修訂版 1.1
- 適用於 PCIe 基礎架構的 PHY 介面，版本 4.0
- 虛擬 I/O 裝置（VIRTIO）版本 1.0
功能特色
- 包含完整的通訊協定堆疊，包括以 Hard IP 形式實作的事務層、資料連結層和實體層
- PIPE 模式支援
- 原生支援 PCIe* 4.0/3.0 配置，透過連結下降訓練支援 2.0/1.0 配置支援
- 支援根連接埠模式與端點模式
- 支援 TL-Bypass 模式，可啟用上埠或下埠功能，以使用基於結構的 PCIe 交換器 IP
- 各種低寬度的多重連結 EP、RP 模式，提供 x4、x8 組態
- 最高 512 位元組最大承載大小（MPS）
- 最高 4096 位元組（4 KB）最大讀取請求大小（MRRS）
- 單一虛擬通道（VC）支援
- 透過完成逾時介面支援完成逾時範圍
- 原子作業（FetchAdd/Swap/CAS）
- 支援各種頻率模式：通用參考頻率（refclk）、有無展頻的獨立參考頻率（refclk）（SRIS、SRNS）
- 進階錯誤報告
- 精確時間管理（PTM）
- ECRC 產生與檢查
- 支援 D0 與 D3 PCIe 電源狀態
- 接收器的通道邊距
- 重計時器存在偵測
- 支援自主 Hard IP 模式，在完成 FPGA 配置和進入使用者模式之前，PCIe Hard IP 可與主機通訊
- 透過 PCIe 連結（CVP Init 與 CVP Update）的 FPGA 核心配置，以及透過 PCIe 連結的部分重新配置（PR）
多功能與虛擬化功能
- SR-IOV 支援（8 個 PF，每個端點 2K VF）
- 透過配置攔截介面支援 VirtIO
- 可擴充 I/O 與共享虛擬記憶體（SVM）支援
- 存取控制服務（ACS）
- 替代路由 ID 解析（ARI）
- 功能層級重設（FLR）
- 支援 TLP 處理提示（TPH）
- 位址轉換服務（ATS）
- 處理程序位址空間 ID（PasID）
使用者介面功能特色
- Avalon® 串流介面（Avalon-ST）
- 標頭、資料與前置詞分開的使用者封包介面
- 雙段使用者封包介面，可在任何特定週期最多處理兩個 TLP（僅限 x16 核心）
- 擴展標記支援
- 10 位元標籤支援（綜合考量所有功能，任何特定時間最多 768 個未完成標籤 (x16) / 512 個未完成標籤 (x4/x8)）
IP 除錯功能
- 除錯工具組功能：
- 通訊協定與連結狀態資訊
- 基本與進階除錯功能，包括 PMA 暫存器存取與 Eye Viewing 功能
驅動程式支援
- Ubuntu 裝置驅動程式
其他資源
尋找 IP
尋找符合您需求的 Altera® FPGA 智慧財產權核心。
技術支援
如需此 IP 核心的技術支持，請訪問 支持資源 或 Intel® 高級支援。您也可以在 「知識中心 與 社群」中搜尋此功能的相關主題。
IP 評估與購買
Altera® FPGA 智慧財產核心的評估模式與購買資訊。
IP 基礎工具組
免費的 Altera® FPGA IP 核心授權，以及 Quartus® Prime Standard 或 Pro Edition 軟體的有效授權。
設計範例
下載 Altera® FPGA 裝置的設計範例與參考設計。
聯絡業務人員
為了滿足您 Altera® FPGA 產品設計與加速的需求，請與銷售人員聯絡。