概覽
三倍速乙太網路 FPGA IP 核心由 10/100/1000 Mbps 乙太網路媒體存取控制（MAC）和實體編碼子層（PCS）智慧財產（IP）構成。此 IP 功能讓 FPGA 能將外部乙太網路 PHY 裝置介面連接到乙太網路。
此 IP 僅以 MAC 模式或 MAC+PHY 模式提供。在僅限 MAC 的模式中，IP 會使用外部 PHY 晶片來傳遞訊號。外部 PHY 支援的兩個介面是：GMII（125 MHz SDR 的 8 位元介面）和 RGMII（125 MHz DDR 的 4 位元介面）。
在 MAC+PHY 模式下，PHY 會使用晶片上收發器或具有動態相位調整 (DPA) 邏輯的 LVDS I/O 實現，最高可運行至 1.25 Gbps。在這種情況下，會使用 SGMII 或 1000Base-X 通訊協定。LVDS I/O 的使用支援極具擴充性的多連接埠 Gigabit 乙太網路 (GbE) 系統設計，同時為更高效能的通訊協定保留序列收發器。
功能特色
- 具有所有必要 IP 模組的完整 10/100/1000 Mbps 乙太網路 IP
- 10/100/1000 Mbps MAC、PCS 和 PMA
- 彈性 IP 選項
- 僅限 MAC、僅限 PCS、MAC + PCS、MAC + PCS + PMA、PCS + PMA
- 適用於各種應用程式和尺寸的多種選擇，小至 900 個邏輯元件（小型 MAC）
- 標準統計計數器支援簡單網路管理通訊協定 (SNMP) 管理資料庫 (MIB 和 MIB-II) 和遠端網路監控 (RMON)
- 可參數化的 FIFO 或無 FIFO 的 MAC 選項
- 硬性 IP 中的 IEEE 1588 v2 高精準度時間戳記選項
- 1 步驟和 2 步驟時間同步
- 支援 IEEE 1588 v2 PTP 封包的 IPv4、IPv6 和乙太網路封裝
- 設計範例中的即時時脈生成器 (ToD) IP
- 適用於各種 FPGA 系列產品的許多外部乙太網路介面選項
- MII (10/100 Mbps)、GMII、RGMII 和 SGMII (10/100/1000 Mbps)、1000BASE-X 和 TBI (1 Gbps)
- 適用於外部 PHY 裝置管理的管理資料 I/O (MDIO)
相關連結
文件
† 元件效能測試使用特定的電腦系統和特定測試。任何有關上述條件的變更均可能導致不同結果。考慮購買時，為了充分評估效能，請參考其他資訊來源。如需有關效能與效能標竿結果更完整的資訊，請參閱 www.intel.com/benchmarks。Intel® 及 Quartus® 是 Intel Corporation 或其子公司在美國及/或其他國家/地區的商標。
其他資源
尋找 IP
尋找符合您需求的 Altera® FPGA 智慧財產權核心。
技術支援
如需此 IP 核心的技術支持，請訪問 支持資源 或 Intel® 高級支援。您也可以在 「知識中心 與 社群」中搜尋此功能的相關主題。
IP 評估與購買
Altera® FPGA 智慧財產核心的評估模式與購買資訊。
IP 基礎工具組
免費的 Altera® FPGA IP 核心授權，以及 Quartus® Prime Standard 或 Pro Edition 軟體的有效授權。
設計範例
下載 Altera® FPGA 裝置的設計範例與參考設計。
聯絡業務人員
為了滿足您 Altera® FPGA 產品設計與加速的需求，請與銷售人員聯絡。