DDR5 和 DDR4 EMIF Intel® FPGA IP
相較於 DDR3,DDR5 和 DDR4 具有更高的效能、密度和更低的功率以及更多的控制功能。Intel FPGA DDR5 和 DDR4 EMIF IP 為客戶和資料中心系統的高運算記憶體需求提供解決方案。
DDR5 和 DDR4 EMIF Intel® FPGA IP
Intel Agilex® 7 FPGA 和 SoC、Intel® Stratix® 10 FPGA 和 SoC 以及 Intel® Arria® 10 FPGA 實施 DRAM 強化記憶體控制器和 PHY。硬化控制器和PHY提供了幾個優勢,包括:
- 由於預先封閉了時間,開發週期更短,上市時間更快
- 為使用者應用提供更多的FPGA結構邏輯資源
- 改進了最大限度、效率和延時
- 低功率解決方案
EMIF 通訊協定與功能
功能特色 |
Intel Agilex® 5 FPGA |
Intel Agilex® 7 FPGA M 系列 |
Intel Agilex® 7 FPGA I 和 F 系列 |
Intel® Stratix® 10 FPGA |
---|---|---|---|---|
DDR5 |
是 |
是 |
否 |
否 |
LPDDR5 |
是 |
是 |
否 |
否 |
DDR4 |
是 |
是 |
是 |
是 |
LPDDR4 |
是 |
是 |
否 |
否 |
QDRIV |
是 |
是 |
是 |
是 |
最大介面寬 |
X72(DDR4) |
X80(DDR5) |
X72(DDR4) |
X72(DDR4) |
最大介面速率 |
4667 Mbps (LPDDR5) |
5600 Mbps (DDR5) |
3200 Mbps (DDR4) |
2666 Mbps (DDR4) |
支援的最大等級 |
2 |
2 |
4 |
4 |
除錯功能
EMIF調試工具包的功能包括以下基本和高級調試能力:
- 查看校準餘量、狀態、引腳延遲和VREF設定
- 重新運行校準,流量生成器,驅動力加注
- 更新延遲設定、終止設定
- 可配置的流量發生器,發送測試流量模式
其他資源
尋找 IP
尋找符合您需求的 Intel® FPGA 智慧財產權核心。
技術支援
如需此 IP 核心技術支援,請造訪支援資源或 Intel® 高級支援。您也可以在知識中心與社群搜尋此功能的相關主題。
IP 評估與購買
Intel® FPGA 智慧財產核心的評估模式與購買資訊。
使用 Intel® FPGA IP 從事設計
進一步瞭解使用 Intel® FPGA IP 從事設計,這是專為 Intel® FPGA 最佳化的大量現成核心。
IP 基礎工具組
免費的 Intel® FPGA IP 核心授權,以及 Intel® Quartus® Prime Standard 或 Pro Edition 軟體的有效授權。
設計範例
下載 Intel® FPGA 裝置的設計範例與參考設計。
聯絡業務人員
為了滿足您 Intel® FPGA 產品設計與加速的需求,請與銷售人員聯絡。