高性能記憶體控制器 II SDRAM Intel® FPGA IP 核心

高性能記憶體控制器II SDRAM Intel FPGA IP核心處理了使用DDR、DDR2和DDR3 SDRAM的複雜方面，速度高達933 MHz。該智慧財產權（IP）核心初始化記憶體件，管理SDRAM庫，將來自本機介面的讀寫請求翻譯成所有必要的SDRAM命令信號，並執行命令和資料的重新排序。

高性能記憶體控制器 II SDRAM Intel® FPGA IP 核心

高性能記憶體控制器II SDRAM Intel FPGA IP核是現有SDRAM控制器的直接替代品，具有以下新的增強特性。

  • 四分之一速率控制器
  • 2-T指令計時，以保持指令通道頻寬
  • 透過命令和資料重新排序，隨機存取效率提高50%。
  • 支援斷電和自我刷新
  • 具有子字寫入功能的改錯碼(ECC)
  • 該 IP 包含在 1IP基礎套件1中，該套件與 Intel® Quartus® Prime 標準版和專業版軟體捆綁在一起。

功能特色

  • 支援符合工業標準的DDR、DDR2和DDR3 SDRAM器件和模組
  • 包括對註冊DIMM的支持
  • 支持高效的銀行交織
  • 前瞻性銀行管理
  • 提前發出啟動和預充電指令
  • 盡可能使用自動預充電
  • 按順序讀/寫（不重排順序）
  • 銀行管理架構，將延遲降至最低
  • 具有自動預充電功能的讀/寫存取
  • 自動取消頁面點擊率的自動預充電
  • Avalon記憶體映射介面
  • 本機介面的適配器
  • 用於存取CSR的Avalon代理介面
  • 高效DRAM存取的突發規模適應性
  • 內建突發性適配器
  • 將短小的本機事務合併為記憶體突發事件
  • 將較長的本機事務分割成記憶體突發事件
  • 整合了低延遲的四分之一速率、半速率和全速率系統介面
  • 支援一個可供選用的半系統介面速度
  • 將控制器保持在較快的時鐘域中，以減少延時
  • 彈性和強化的設計
  • 1，2，4或8個晶片選擇信號
  • 可配置的資料寬度，包括DQ選通(DQS)讀取後序控制邏輯和可選的邊庫非DQS讀取模式(Intel Stratix® FPGA系列)
  • 自動或使用者控制的刷新
  • 用於部分寫入操作的資料遮罩信號
  • 快速和簡單的實施
  • IP Toolbench生成的約束腳本
  • 頂層示例設計作為Intel FPGA IP功能的可交付產品
  • Intel FPGA支援的VHDL和Verilog HDL模擬器中使用的IP功能模擬模型
  • 可用於自訂控制器的明確文本
  • 整合的命令和資料重新排序，允許提高記憶體頻寬效率
  • 支援斷電和自我刷新
  • 記錄清晰的RTL文本，便於使用
  • 符合Platform Designer（原Qsys）的要求，可以進行系統級設計
  • 在四分之一速率下支援高達933 MHz的記憶體速度（233 MHz控制器時鐘）
  • 五個週期的控制器延時

其他資源

尋找 IP

尋找符合您需求的 Altera® FPGA 智慧財產權核心。

技術支援

如需此 IP 核心的技術支持，請訪問 支持資源 或 Intel® 高級支援。您也可以在 「知識中心 與 社群」中搜尋此功能的相關主題。

IP 評估與購買

Altera® FPGA 智慧財產核心的評估模式與購買資訊。

IP 基礎工具組

免費的 Altera® FPGA IP 核心授權，以及 Quartus® Prime Standard 或 Pro Edition 軟體的有效授權。

設計範例

下載 Altera® FPGA 裝置的設計範例與參考設計。

聯絡業務人員

為了滿足您 Altera® FPGA 產品設計與加速的需求，請與銷售人員聯絡。

顯示更多 顯示較少
比較產品