Nios® V 處理器

Nios® V 處理器是新一代的軟處理器 IP，旨在將開源 RISC-V 架構的強大功能和靈活性帶到FPGA環境中。通過利用RISC-V指令集架構（ISA），Nios V處理器提供可擴展的解決方案，支援從簡單的嵌入式系統到複雜的高性能應用程式等一系列應用。

Altera 已停產 Nios® II IP 訂購代碼。如需更多資訊，請參閱 PDN 2312。建議客戶移轉至 Nios V。

閱讀 Nios® V 處理器參考手冊 ›

新的 Ashling Visual Studio 代碼擴展

具有 Ashling Visual Studio Code 擴展的靈活開發環境

請參閱使用者指南

加速開發設置

  • 基於 GUI 的直觀調試配置消除了複雜的命令行設置。
  • 自動檢測裝置與核心，節省專案初始化時間。
  • 無縫的 CMake 集成支援直接導入和構建 Nios V 專案。
  • 針對 Nios V 的快速 BSP 和應用生成支援。

全面的調試功能

  • 透過 USB-Blaster II 為 Arm HPS 和 Nios V 核心提供完整運行時間除錯支援。
  • 在一個統一介面中的基本調試檢視（寄存器、記憶體、變數等）。
  • 透過嵌入式工具，對FreeRTOS和 Zephyr 進行進階 RTOS 感知除錯。
  • QEMU 模擬器支援在沒有物理硬體的情況下進行測試。

增強的開發體驗

  • 自定義指令支援，可輕鬆流覽 RISC-V 的 XML 檔。
  • 適用於分散式開發環境的靈活原始碼映射。
  • Windows 環境中 Linux 開發的 WSL 相容性。
  • 完全了解用於硬體-軟體集成的外圍設備寄存器。

顯示更多 顯示較少

Ashling RiscFree IDE

適用於Altera®FPGAs的 Ashling RiscFree IDE 是一個整合的開發環境，可在基於 Arm* 的硬核處理器系統和 Nios V 軟核處理器上創建嵌入式應用程式。此 IDE 提供同質與異質的多處理器設計及除錯功能。目前，支持的關鍵功能包括：

  • 包含在 Quartus Prime 軟體專業版 22.2 及更高版本中，或作為嵌入式軟體開發人員獨立免費下載。
  • 完整工具鏈，包括適用於 Altera IDE FPGAs、Compiler、Debugger 和 Trace的 Ashling RiscFree。
  • IDE 以 Eclipse 為基礎，提供完整的原始碼和專案創作、編輯、建立與除錯支援。
  • 運行時間除錯，支援Altera FPGA Download Cable II（USB Blaster II）。
  • 註冊 Nios V 處理器與 Arm 核心的可視化。
  • 即時作系統（RTOS）調試感知。

Ashling RiscFree IDE 使用者指南

適用於 Nios V 軟核處理器的多平台 RISC-V 支援

瞭解我們與 Ashling 的合作關係，以及該公司的 RiscFree 如何簡化 Nios V 應用程式的開發與偵錯流程。

閱讀白皮書

嵌入式作業系統

作業系統 供貨狀況
Intel HAL 在 Quartus 出貨
uC/OS-II 在 Quartus 出貨
FreeRTOS 在 Quartus 出貨
Zephyr Rocketboards.org
檢視全部 顯示較少

其他資源

尋找 IP

尋找符合您需求的 Altera® FPGA 智慧財產權核心。

技術支援

如需此 IP 核心的技術支持，請訪問 支持資源 或 Intel® 高級支援。您也可以在 「知識中心 與 社群」中搜尋此功能的相關主題。

IP 評估與購買

Altera® FPGA 智慧財產核心的評估模式與購買資訊。

IP 基礎工具組

免費的 Altera® FPGA IP 核心授權，以及 Quartus® Prime Standard 或 Pro Edition 軟體的有效授權。

設計範例

下載 Altera® FPGA 裝置的設計範例與參考設計。

聯絡業務人員

為了滿足您 Altera® FPGA 產品設計與加速的需求，請與銷售人員聯絡。

顯示更多 顯示較少
比較產品