Intel® Stratix® 10 FPGA 與 SoC FPGA

Intel® Stratix® 10 FPGA 與 SoC 在效能、電源效率、密度和系統整合方面提供創新優勢。Intel® Stratix® 10 裝置採用革命性的 Intel® Hyperflex™ FPGA 架構，結合 Intel 獲得專利的嵌入式多晶片互聯橋接（EMIB）技術、進階介面匯流排（AIB）與持續發展中的小晶片組合，與前一代高效能 FPGA 相比，可提供最高 2 倍的效能。1

亦請參閱：Intel® Stratix® 10 FPGA 設計軟體、Design Store、下載項目、社群與支援

Intel® Stratix® 10 FPGA 與 SoC FPGA

Intel® Stratix® 10 GX FPGA

專為滿足高輸送量系統的高效能需求而設計。

Intel® Stratix® 10 SX SoC FPGA

採用搭載 64 位元四核心 ARM* Cortex-A53 處理器的硬核處理器系統。

Intel® Stratix® 10 TX FPGA

透過結合 H 與 E 收發器晶片塊，提供業界最先進的收發器功能。

Intel® Stratix® 10 MX FPGA

適用於高效能運算（HPC）的必要多功能加速器。

Intel® Stratix® 10 DX FPGA

支援 Intel® Ultra Path Interconnect 直接一致性連線到未來特定的 Intel® Xeon® 可擴充處理器。

Intel® Stratix® 10 NX FPGA

專為滿足高輸送量系統的高效能需求而設計。

顯示更多 顯示較少

Stratix® 10 FPGA 優勢與功能特色

在有線與無線通訊、運算、儲存、軍事、廣播、醫療，以及測試與測量終端市場中，Intel® Stratix® 10 FPGA 裝置解決了新一代高效能系統的設計挑戰。

查看所有功能特色

最高 2 倍核心效能1

突破性的 Intel® Hyperflex™ FPGA 架構提供最高 2 倍的核心效能。1Intel® Stratix® 10 系列具備最高 8.6 TFLOPS 的單精確度浮點 DSP 效能，以及最多 20 個 100 GbE 介面，為您提供高階效能。

相較於前一代 FPGA，最多 7 個收發器頻寬1

突破頻寬障礙，單一裝置具備最多 144 個收發器，資料傳輸率最高 57.8 Gbps PAM-4 和 28.9 Gbps NRZ。最高 287.5 Gbps 的 DDR4 記憶體頻寬。最高 512 Gbps 的 HBM2 記憶體頻寬。PCI Express 硬與軟 IP 支援最高每通道 16 GT 的 Gen4 x16。具備多達 20 個通道、速度為 11.2 GT/s 的 Intel® Ultra Path Interconnect (Intel® UPI) 硬 IP，可直接快取一致性連線到未來特定的 Intel® Xeon® 可擴充處理器。

封裝中最多 16 GB HBM2 記憶體

實現更高的系統整合度，使用具有 280 萬個 LE 的單片 FPGA 裝置，以及各種異質 3D SiP 解決方案，包括收發器和 HBM2 等其他先進元件。其他系統支援包括標準外部記憶體與 Intel® Optane™ memory 產品。Intel® Stratix® 10 SoC 配備最快可達 1.35 GHz 的 64 位元四核心 ARM* Cortex-A53，具有強化的周邊裝置，還有以 30 Gbps 速率直接連接 FPGA 結構的高頻寬介面。

最高 143 INT8 TOPS 或 286 INT4 TOPS，2適用於高輸送人工智慧應用

Intel® Stratix® 10 NX FPGA 嵌入了一種經過人工智慧最佳化的全新區塊類型，稱為人工智慧張量區塊。人工智慧張量區塊經過調整，可適用人工智慧運算中常用的矩陣與矩陣乘法或向量與矩陣乘法，其功能旨在有效率地處理小型和大型矩陣。單一人工智慧張量區塊可實現 143 INT8 TOPS 或 286 INT4 TOPS。2

顯示更多 顯示較少

Intel® Hyperflex™ FPGA 架構

為應對新一代系統帶來的挑戰，Intel® Stratix® 10 FPGA 和 SoC 採用全新的 Intel® Hyperflex™ FPGA 架構，與前一代高階 FPGA 相比，可提供 2 倍的時脈頻率效能，並降低最多 70% 的功耗。1

異質 3D 整合

Intel® Stratix® 10 FPGA 和 SoC 利用異質 3D 系統級封裝（SiP）技術，在單一封裝中，整合單片 FPGA 核心結構、3D SiP 收發器晶片塊，以及其他先進元件。

收發器

Intel® Stratix® 10 FPGA 和 SoC 採用了創新的異質 3D 系統級封裝（SiP）收發器，開創收發器技術的嶄新時代。

外部記憶體介面

Intel® Stratix® 10 裝置提供記憶體介面支援，包括序列、並列介面，以及所選的 Intel® Optane™ DC 持續性記憶體。

人工智慧張量區塊

Intel® Stratix® 10 NX FPGA 嵌入了一種經過人工智慧最佳化的全新區塊類型，稱為人工智慧張量區塊。人工智慧張量區塊經過調整，可適用人工智慧運算中常用的矩陣與矩陣乘法或向量與矩陣乘法，其功能旨在有效率地處理小型和大型矩陣。單一人工智慧張量區塊比標準的 Intel® Stratix® 10 FPGA DSP 區塊，2可實現最高 15 倍的 INT8 輸送量。

DSP

透過 Intel® Stratix® 10 裝置，數位訊號處理（DSP）設計可使 IEEE 754 單精確度浮點運算達到每秒最高 8.6 兆浮點運算次數（TFLOPS）。

互連至 CPU、ASIC 與 ASSP

Intel® Stratix® 10 DX 裝置可透過支援 UPI 和 PCIe* Gen4 介面的硬性與軟性智慧財產（IP）區塊，加速資料中心、網路、雲端運算以及測試與測量市場中使用的應用程式。

硬核處理器系統

以 Intel 領先 SoC 業界的實力為基礎，Intel® Stratix® 10 SoC 採用了新一代硬核處理器系統（HPS），帶來業界最高的效能和最節能的 SoC。

顯示更多 顯示較少

Stratix® 10 SX SoC FPGA 優勢

實現高層次的系統整合

Intel® Stratix® 10 SoC 在 ARM* 生態系統中賦予 USR 強大功能。ARM 的新一代 64 位元架構（ARMv8）可支援硬體虛擬化、系統管理和監控功能，以及加速預處理。ARM* Cortex-A53* 處理器支援 32 位元執行模式和主機板支援套件，適用於熱門作業系統，包括 Linux*、Wind River 的 VxWorks*、Micrium 的 uC/OS-II* 和 uC/OS-III* 等。

使用最佳化的 FPGA 與 SoC 設計軟體，實現高設計人員生產力

全新引擎針對數百萬邏輯元件（LE）FPGA 設計進行最佳化，可大幅減少設計反覆運算；Intel® Stratix® 10 SoC 虛擬平台可支援前期的軟體開發及驗證；並透過適用於 OpenCL™ 的 Intel® FPGA SDK 使用 C 型設計輸入，提供可輕鬆在 SoC FPGA 上執行的設計環境。Intel® FPGA SoC FPGA Embedded Development Suite（EDS）具備 ARM* Development Studio 5*（DS-5*）Intel® SoC FPGA 版工具組，可進行異質除錯、分析及全晶片視覺化。

Intel® Stratix® 10 SoC 方塊圖

HPS：四核心 ARM* Cortex*-A53 硬核處理器系統。
SDM：安全裝置管理員。
EMIB：嵌入式多晶片互連橋接。

功能特色

描述

處理器

四核心 ARM* Cortex*–A53 MPCore* 處理器叢集最高 1.5 GHz

協同處理器

向量浮點運算單元（VFPU）單和雙精確度，每個處理器的 ARM* NEON* 媒體處理引擎

Level 1 快取

具有同位的 32 KB L1 指令快取、具有錯誤修正碼（ECC）的 32 KB L1 資料快取

Level 2 快取

具有 ECC 的 1 MB KB 共享 L2 快取

晶載記憶體

256 KB 晶載 RAM

系統記憶體管理單元

系統記憶體管理單元支援整合性的記憶體模型，並將硬體虛擬化延伸至 FPGA 結構中執行的周邊裝置

快取一致性單元

提供單向（I/O）一致性，可讓 CCU 主要裝置檢視 ARM* Cortex*–A53 MPCore* CPU 的一致性記憶體

直接記憶體存取（DMA）控制器

8 通道直接記憶體存取（DMA）

乙太網路媒體存取控制器（EMAC）

3 個 10/100/1000 EMAC，具備整合式 DMA

USB On-The-Go 控制器（OTG）

2 個 USB OTG，具備整合式 DMA

UART 控制器

2 個 UART 16550 相容

序列周邊介面（SPI）控制器

4 個 SPI

I2C 控制器

5 個 I2C

SD/SDIO/MMC 控制器

1 個 eMMC 4.5，支援 DMA 與 CE-ATA

NAND 快閃控制器

1 個 ONFI 1.0 或以上版本，支援 8 及 16 位元

一般用途 I/O（GPIO）

最大 48 個軟體可程化的 GPIO
計時器 4 個一般用途計時器、4 個看門狗計時器
系統管理員 包含記憶體對映的控制和狀態暫存器，以及控制系統層級功能與其他 HPS 模組的邏輯
重設管理員 根據 HPS 和 FPGA 結構以及寫入模組重設控制暫存器的軟體等來源所發出的重設要求，進行訊號重設
時脈管理員 提供軟體可程式化的時脈控制，以設定 HPS 中產生的所有時脈
檢閱全部 顯示較少

應用程式

查看所有實際應用

ASIC 原型設計

透過使用單片 FPGA 結構降低設計分區的複雜性，進而提高生產力。

網路安全性

超過 900 MHz 的 fMAX 可以線路速率監控所有支援的通訊協定。

資料中心加速

UPI 可直接一致性連線到未來特定的 Intel® Xeon® 可擴充處理器和 PCIe Gen4 x16，以及 Intel® Hyperflex™ FPGA 架構、可配置的 DSP 引擎和人工智慧張量區塊，以實現運算輸送量的突破。

有線

超過 700 MHz 的 fMAX 使用支援 400G 乙太網路的 Intel® Hyperflex™ FPGA 架構。

Radar

最高 8.6 TFLOP 符合 IEEE 754 標準的單精確度浮點效能，以一小部分功率提供 GPU 級效能。

OTN/資料中心互連

收發器晶片塊的異質 3D 系統級封裝（SiP）整合能以最高 57.8 Gbps 和 28.9 Gbps 提供 30G 背板支援。

顯示更多 顯示較少

Intel® Stratix® 10 裝置示範影片

Intel® Stratix® 10 DX FPGA 簡介

為您的高頻寬與不斷演進資料中心之需求，採用 Intel® Stratix® 10 DX FPGA。這是首款可支援 Intel® Ultra Path Interconnect（UPI）、PCIe* Gen4 x16，以及特定 Intel® Optane™ DC 持續性記憶體 DIMM 的 FPGA。

Intel® Stratix® 10 DX 功能特色示範：Intel® Ultra Path Interconnect（Intel® UPI）、PCIe* Gen4 x16、Intel® Optane™ DC 持續性記憶體

和實驗室裡的 Intel 工程師一起進一步瞭解 Intel® Stratix® 10 DX FPGA 中的三項主要的全新功能特色：Intel® Ultra Path Interconnect（Intel® UPI）、PCIe Gen4 x16，以及 Intel® Optane™ DC 持續性記憶體 DIMM。

58G PAM-4 收發器

需要大量 I/O 輸送量的應用（例如多工轉發器和轉頻器系統、光開關和 5G 網路）需要 Intel® Stratix® 10 TX FPGA 所提供的 58G PAM-4 收發器 I/O 效能。

支援 PCIe* Gen3 DMA 的 DDR4 SDRAM

Intel® Stratix® 10 裝置，包括 PCIe* 與記憶體控制硬器 IP 區塊，結合 Avalon® 記憶體對映及直接記憶體存取功能時，建立了高效能參考設計。

28G 收發器

在本影片中，我們將瞭解 Intel® Stratix® 10 FPGA 的獨特收發器架構。查看透過 Intel 的 EMIB 技術連接，並以 28 Gbps 背板效能運作的 H-Tile 收發器。

Intel® Hyperflex™ FPGA 架構

Intel® Stratix® 10 裝置中的 Intel® Hyperflex™ FPGA 架構，提供 2 倍的 fMAX 效能。本影片顯示原始設計與經過超優化設計的並排比較。

支援 PCIe* Gen3 DMA 的 DDR4 SDRAM

Intel® Stratix® 10 裝置，包括 PCI Express*（PCIe*）與記憶體控制器硬智慧財產（IP）區塊，結合了 Avalon® 記憶體對映介面與直接記憶體存取（DMA）功能，以建立高效能參考設計。

顯示更多 顯示較少

其他資源

進一步探索 Intel® FPGA 裝置的相關內容，例如開發板、智慧財產、支援，還有更多。

Support Resources

Resource center for training, documentation, downloads, tools and support options.

Development Boards

Intel® FPGA and its partners offer a large selection of development boards and hardware tools to accelerate the FPGA design process.

Intellectual Property

The Intel® FPGA IP portfolio covers a wide variety of applications with a combination of soft and hardened IP cores along with reference designs.

Design Tools

Explore our suite of software and development tools to assist hardware engineers and software developers when creating an FPGA design.

Contact Sales

Get in touch with sales for your Intel® FPGA product design and acceleration needs.

Ordering Codes

Decipher Intel® FPGA part numbers, including the significance of certain prefixes and package codes.

Where to Buy

Contact an Intel® Authorized Distributor today.

比較產品
比較系統

產品與效能資訊

1

Comparison based on Stratix® V vs. Intel® Stratix® 10 using Intel® Quartus® Prime Pro 16.1 Early Beta. Stratix® V Designs were optimized using 3 step optimization process of Hyper-Retiming, Hyper-Pipelining, and Hyper-Optimization in order to utilize Intel® Stratix® 10 architecture enhancements of distributed registers in core fabric. Designs were analyzed using Intel® Quartus® Prime Pro Fast Forward Compile performance exploration tool. For more details, refer to Intel® Hyperflex™ FPGA Architecture Overview White Paper: https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/wp/wp-01220-hyperflex-architecture-fpga-socs.pdf. Actual performance users will achieve varies based on level of design optimization applied. Tests measure performance of components on a particular test, in specific systems. Differences in hardware, software, or configuration will affect actual performance. Consult other sources of information to evaluate performance as you consider your purchase. For more complete information about performance and benchmark results, visit www.intel.com.tw/benchmarks.

2

根據 Intel 內部估計。
元件效能測試使用特定的電腦系統和特定測試。任何有關上述條件的變更均可能導致不同結果。考慮購買時，為了充分評估效能，請參考其他資訊來源。如需有關效能與效能標竿結果更完整的資訊，請參閱 www.intel.com.tw/benchmarks。
Intel® 技術可能需要搭配啟用的硬體、軟體或服務啟動。
沒有產品或元件能提供絕對的安全性。
已估計或模擬出結果。您的成本和成果可能有所落差。
© Intel Corporation.Intel、Intel 標誌和其他 Intel 標記是 Intel 公司或其子公司的商標。其他名稱和品牌可能屬於其他擁有者的財產。