Intel® Stratix® 10 FPGA 和 SoC FPGA

Intel® Stratix® 10 FPGA 和 SoC FPGA 在效能、電源效率、密度和系統整合方面提供創新優勢。Intel® Stratix® 10 裝置採用革命性的Intel® Hyperflex™ FPGA架構，結合 Intel 獲得專利的嵌入式多晶片互聯橋接 （EMIB） 技術、進階介面總線 （AIB） 和不斷增長的小晶片產品群組，與上一代高效能FPGA相比，可提供高達 2 倍的效能提升。1

亦請參閱：FPGA 設計軟體、設計商店、下載項目、社群，以及支援

Intel® Stratix® 10 FPGA 和 SoC FPGA

Intel® Hyperflex™ FPGA 架構

為應對新一代系統帶來的挑戰，Intel® Stratix® 10 FPGA 和 SoC 採用全新的 Intel® Hyperflex™ FPGA 架構，與前一代高階 FPGA 相比，可提供 2 倍的時脈頻率效能，並降低最多 70% 的功耗。2

優勢

更高的輸送量

利用 2 倍核心時脈頻率效能，獲取輸送量突破。

更優異的設計功能

使用更快的時脈頻率來減少匯流排頻寬，並減少智慧財產（IP）的尺寸，以釋出額外的 FPGA 資源來新增更強大的功能。

提升電源效率

透過 Intel® Hyperflex™ FPGA 架構減少 IP 尺寸，藉此將橫跨多個裝置的設計整合至單一裝置中，使功耗比前一代裝置降低最高 70%。

提升設計人員生產力

使用「超感知」（Hyper-Aware）設計工具，透過更少的佈線壅塞和更少的設計反覆運算來提升效能。

顯示更多 顯示較少

Intel® Hyperflex™ FPGA 架構在整個 FPGA 結構中的每一處都引進了額外的旁路暫存器。這些額外的暫存器名為 Hyper-Register，可用於每個互連路由區段和所有功能區塊的輸入。Hyper-Register 支援三種關鍵設計技術，以實現 2 倍的核心效能提升：

  • 精細的 Hyper-Retiming 以消除關鍵路徑、
  • 零延遲的 Hyper-Pipelining 以消除路由延遲、
  • 靈活的 Hyper-Optimization 以實現最佳效能。

當您在設計中使用這些技術時，「超感知」（Hyper-Aware）設計工具會自動使用「超級暫存器」（Hyper-Registers）來實現最大的核心時脈頻率。

Intel® Stratix® 10 裝置中的 Intel® Hyperflex™ FPGA 架構

瞭解 Intel® Hyperflex™ FPGA 架構創新如何協助設計人員實現其效能目標。

下載白皮書 ›

瞭解 Intel® Hyperflex™ FPGA 架構設計軟體創新如何減少設計反覆運算，並提升設計人員的生產力，以加快產品上市時間。

下載白皮書 ›

使用 Intel® Hyperflex™ FPGA 架構最佳化設計

Intel® Hyperflex™ FPGA 架構支援三種關鍵設計技術，以實現 2 倍效能：Hyper-Retiming、Hyper-Pipelining 及 Hyper-Optimization。閱讀《Intel® Stratix® 10 裝置高效能設計手冊》，以瞭解如何結合這些效能最佳化技術，實現 Intel® Stratix® 10 裝置中的最高時脈頻率。

下載《Intel® Stratix® 10 高效能設計手冊》 ›

立即開始使用 Intel® Hyperflex™ FPGA 架構進行設計

Intel® Hyperflex™ FPGA 架構採用「超感知」（Hyper-Aware）設計流程。此流程採用創新的 Fast Forward Compile 功能，使設計人員能夠執行快速的設計效能探索，並獲得突破性的效能等級。

Fast Forward Compile（快轉編譯）功能現已推出，因此您可開始使用 Intel® Hyperflex™ FPGA 架構，為 Intel® Stratix® 10 裝置進行設計。請聯絡您的銷售代表，以取得授權。

請聯絡您當地的銷售代表，瞭解如何評估 Fast Forward Compile 功能。

觀看 Fast Forward Compile 功能示範影片

觀看此示範影片，瞭解 Fast Forward Compile 功能，以進行 Intel® Stratix® 10 裝置設計。此影片介紹 Fast Forward Compile 功能如何提供創新的效能探索能力，並為 Intel® Hyperflex™ FPGA 架構執行三項重大的設計最佳化，包括：

  • 如何克服重新定時限制，以啟用 Hyper-Retiming。
  • 如何最佳化設計，以執行 Hyper-Pipelining。
  • 如何識別並克服 Hyper-Optimization 的效能瓶頸。

尋找 Intel® Hyperflex™ FPGA 架構的相關訓練

Intel 提供講師指導訓練和線上訓練課程，內容涵蓋設計最佳化技術，幫助您使用 Intel® Hyperflex™ FPGA 架構從設計中獲得最大效能。

異質 3D 系統級封裝整合

Intel® Stratix® 10 FPGA 和 SoC 利用異質 3D 系統級封裝（SiP）技術，在單一封裝中，整合單片 FPGA 核心結構、3D SiP 收發器晶片塊，以及其他先進元件。

閱讀「使用 Intel 的 3D 系統級封裝技術，支援新一代平台」白皮書 (PDF)›

可擴充且靈活的解決方案

異質 3D SiP 整合讓您以可擴充且靈活的方式提供多種產品類型，在單一封裝中有效地混合功能和/或製程節點。

進一步瞭解 ›

混合功能與製程節點

異質 3D SiP 整合可實現許多主要系統層級的優勢，包括：

高效能

異質整合提供了整合更高頻寬介面功能的途徑，以滿足 400 Gigabit 到 1 Terabit 系統的需求。

降低功耗

與 PCB 上的獨立元件相比，異質整合可減少驅動長距離互聯所需的電量，提供整體功耗更低的解決方案。

較小的外形規格

透過在單一封裝中整合獨立元件，可大幅減少解決方案的整體尺寸，包括減少用於佈線的主機板面積。

顯示更多 顯示較少

進一步瞭解異質 3D SiP 整合

歡迎下載此白皮書，進一步瞭解 Intel® Stratix® 10 FPGA 和 SoC FPGA 如何利用異質 3D SiP 整合實現突破性的效能、功耗和外型規格，同時提供更大的可擴充性和靈活性。此外，瞭解 Intel EMIB 技術如何為多晶片整合提供優異的解決方案。

適用於 Intel® Stratix® 10 裝置的 Intel EMIB 封裝技術

Intel 獲得專利的「嵌入式多晶片互聯橋接」（EMIB）技術可實現系統關鍵元件（如類比、記憶體、ASIC、CPU 等）的有效封裝內整合。相較於其他封裝內整合技術，EMIB 技術提供了更簡單的製造流程。此外，EMIB 消除了使用矽穿孔（TSV）與專用中介層晶片的需求，使解決方案可提供更高的效能、更低的複雜度，以及優異的訊號和電源完整性。EMIB 採用嵌入基板中的小型矽晶片來提供各晶粒間的超高密度互連。標準的正反向晶片組件將來自晶片的電源與使用者訊號連結至封裝球。這種方法將核心交換的噪音和串擾干擾降至最低，成就優異的訊號和電源完整性。

如需在即將推出的 Intel® Stratix® 10 裝置系列上具體執行此技術的詳細資訊，請參閱「收發器」一節。

收發器

Intel® Stratix® 10 FPGA 和 SoC FPGA 採用了創新的異質 3D 系統級封裝（SiP）收發器，開創收發器技術的嶄新時代。透過系統級封裝整合，將收發器晶片塊結合龐大的可程式化核心結構，可滿足幾乎所有市場區隔都在不斷增長的系統頻寬需求。收發器晶片塊支援最高的收發器通道數 FPGA，而不會犧牲易用性。

功能

收發器晶片塊類型

L-Tile (17.4 G)

PCIe* Gen3x16

H-Tile (28.3 G)

PCIe* Gen3x16

E-Tile (30 G/58 G)

4x100GE

P-Tile (16 G)
Intel® Ultra Path Interconnect (Intel® UPI)

或
PCIe* Gen4x16
Intel® Stratix® 10 裝置類型 GX、SX GX、SX、TX、MX TX、MX DX
每個晶片塊的最大收發器數* 24 24 24 20
最大晶片對晶片資料傳輸率（NRZ/PAM4） 17.4 Gbps/- 28.3 Gbps/- 28.9 Gbps/57.8 Gbps 16 GT/s/-
最大背板資料傳輸率（NRZ/PAM4） 12.5 Gbps/- 28.3 Gbps/- 28.9 Gbps/57.8 Gbps 16 GT/s/-
最大速率下的插入損失 最高 18 dB 最高 30 dB 最高 35 dB 請參閱 PCIe* Gen4 與 UPI 規格與條件
硬 IP

PCIe* Gen1、2 及 3，支援 x1、x4、x8 及 x16 通道

10 G Fire Code FEC 硬 IP

PCIe* Gen1、2 及 3，具備 x1、x4、x8 及 x16 通道

SR-IOV，具有

4 個實體功能及

2000 個虛擬功能

10 G Fire Code FEC 硬 IP

 10/25/100 GbE MAC，具有 RS-FEC 及 KP-FEC Intel® Ultra Path Interconnect (Intel® UPI)
PCIe* Gen1、2、3 及 4，具備 x1、x4、x8 及 x16 通道
SR-IOV，具有
8 個實體功能
2048 個虛擬功能
支援 2x8 端點或 4x4 根連接埠的連接埠分支
交易層（TL）旁路功能
透過通訊協定（CvP）初始化設定
自主模式
VirtIO
可擴充 IOV
共享虛擬記憶體
*請參閱 Intel® Stratix® 10 裝置產品表，瞭解裝置與封裝組合中可用的收發器確切數量。
檢視全部 顯示較少

異質 3D SiP 優勢

前所未有的效能

  • Intel® Stratix® 10 GX 與 SX 裝置支援最高 28.3 Gbps 的資料傳輸率，實現主流通訊協定。
  • Intel® Stratix® 10 TX 與 MX 裝置支援最高 57.8 Gbps PAM4 的資料傳輸率，實現主流及未來的通訊協定，包括 PAM4 支援。
  • Intel® Stratix® 10 DX 裝置支援每條通道最高 16 GT/s 的 PCIe* 資料傳輸率及最高 11.2 GT/s 的 UPI 資料傳輸率，實現主流及一致性連線至未來特定的 Intel® Xeon® 可擴充處理器。

最高收發器數量系列

  • 最多 144 個全雙工通道。
  • 最多 6 個 PCI Express*（PCIe*）Gen3 的執行個體，具有 x16 硬 IP。
  • 最多 4 個 PCI Express*（PCIe*）Gen4 的執行個體，具有 x16 硬 IP（P-Tile）。
  • 最多 3 個 Intel® Ultra Path Interconnect（Intel® UPI）硬 IP 的執行個體。
  • 硬 IP 支援：100GE MAC 與 PHY、RS-FEC。

靈活性與可擴充性

  • 四種不同的收發器晶片塊，可滿足目前與未來的通訊協定需求。
  • 雙模式收發器可幫助切換 PAM4 和 NRZ 調變系統。
  • 最高 16 GB 的封裝 HBM2 DRAM 記憶體，速度為 512 Gbps。

易於使用

  • 適應性連續時間線性等化（CTLE）和適應性決策迴授等化（DFE）可解決長距離應用的需求。
  • 精確度訊號完整性校準引擎（PreCISE）。
  • 具備動態重新配置能力的實體編碼子層（PCS）和實體媒體附接（PMA）。

顯示更多 顯示較少

互連至 CPU、ASIC 與 ASSP

Intel® Stratix® 10 DX FPGA 採用支援 UPI 和 PCIe* Gen4 介面的硬性與軟性智慧財產區塊，專門適用於資料中心、網路、雲端運算以及測試與測量市場中越來越常使用的高效能加速應用程式。

透過 Intel® Ultra Path Interconnect（Intel® UPI）將 FPGA 連接到所選的 Intel® Xeon® 可擴充處理器，即可實現低延遲、高效能的一致性介面，而非一致性介面則可利用任何支援 PCI Express*（PCIe*）Gen4 的裝置。

Intel® Stratix® 10 FPGA 與 SoC 互連解決方案的詳細功能特色：

  • Intel® Stratix® 10 裝置具備硬性 Intel UPI 智慧財產區塊，可支援快取記憶體代理（Cache Agent）和本機代理（Home Agent）的軟性 IP。
  • 硬性 PCI Express Gen4 x16 智慧財產區塊具備多項功能特色，例如端點與根連接埠分支模式、單一根 I/O 虛擬化（SR-IOV）、虛擬 I/O 裝置（VIRTIO）和 Intel® Scalable I/ O 虛擬化（Intel® Scalable IOV）的虛擬化支援，以及交易層旁路模式。

外部記憶體介面

Intel® Stratix® 10 裝置提供記憶體介面支援，包括序列與並列介面。

並列記憶體介面

Intel® Stratix® 10 裝置為 DDR4 SDRAM 提供最高 2,666 Mbps 的並列記憶體支援，並支援如下所示的各種其他通訊協定。

  • 硬記憶體控制器以低功率提供高效能，可支援包括：
    • DDR4。
    • DDR3 / DDR3L。
    • LPDDR3。
  • 軟控制器支援提供靈活性，以支援廣泛的記憶體介面標準，包括：
    • RLDRAM 3。
    • QDR II+ / QDR II + Xtreme / QDR IV。
    • 特定 Intel® Optane™ DC 持續性記憶體。

安全裝置管理員

Intel® Stratix® 10 裝置系列推出全新的安全裝置管理員（SDM），適用於所有密度與裝置系列類型。安全裝置管理器作為整個 FPGA 的中央指揮中心，負責控制金鑰相關作業，例如設定、裝置安全、單事件翻轉（SEU）和電源管理。安全裝置管理器會為整部裝置建立整合性的安全管理系統，包括 FPGA 結構、SoC 中的硬核處理器系統（HPS）、嵌入式硬 IP 區塊和 I/O 區塊。

閱讀《Intel® Stratix® 裝置安全性使用者指南》

SDM 提供的關鍵服務

組態

  • 以使用者模式管理裝置啟動。
  • 支援載入使用者設定資料。
  • 設定位元流解壓縮。

安全性

  • 位元流驗證與授權。
  • 位元流解密。
  • 安全的位元流密鑰佈建和儲存。
  • 竄改監控。

單事件翻轉（SEU）

  • SEU 偵測與修正。

電源管理

  • 管理智慧電壓 ID 作業。
  • 監控關鍵電源供應。

顯示更多 顯示較少

安全裝置管理員主要優勢

使用者可設定的開機程序

透過負責管理設定的專用處理器，Intel® Stratix® 10 FPGA 使用者可控制 FPGA 或 SoC 中核心邏輯的設定順序。您還可以選擇要先啟動 FPGA 設計還是處理器應用程式，以及第一個系統是否可管理第二個系統的設定控制。與前一代 FPGA 和 SoC 相比，安全裝置管理器帶來更大的靈活性，以及可供使用者選擇的設定控制。

針對 SEU 和篡改偵測進行使用者執行指令的回應

您可以使用安全裝置管理器中的專用處理器，控制 FPGA 或 SoC 對 SEU 和篡改偵測的回應。Intel® Stratix® 10 裝置也支援使用者執行指令的裝置清除，其中被動式資料歸零作業提供了安全回應。

用於金鑰保護的物理不可複製函數

Intel® Stratix® 10 裝置採用物理不可複製函數（PUF），為位元流加密金鑰保護提供領先業界的安全性。

防竄改保護

Intel® Stratix® 10 裝置包含晶載溫度感應器和裝置電壓軌監視器，可偵測對 FPGA 或 SoC 的篡改攻擊。此外，安全裝置管理器中的安全處理器可讓您更新設定程序。如果發現特定設定程序對威脅剖繪（threat profile）無效，您可以在現場部署不同的設定順序或已更新的加密程序。

進階關鍵管理方案

Intel® Stratix® 10 裝置可支援複雜的非對稱金鑰驗證和授權配置。您可以使用多個金鑰來驗證位元流區段，並可使用不同金鑰來驗證不同的位元流或位元流區段。您可以控制授權、撤銷與替換簽署金鑰的權限。

Intel® Stratix® 10 裝置採用進階的位元流加密配置，可將任何單一金鑰加密的資料量減至最低。您可以選擇使用不同金鑰來加密位元流區段，或是啟用金鑰更新模式，自動在每個位元流區段中輪流使用加密金鑰。

進階裝置管理

安全裝置管理器的使用者和指令驗證功能，也為 Intel® Stratix® 10 裝置系列帶來全新類別的安全裝置維護功能。這些功能包括：

  • 安全的遠端更新（已驗證）。
  • 安全的裝置退貨授權（RMA），無需洩露使用者金鑰。
  • 設計與 ARM* 處理器代碼的安全除錯。
  • 安全密鑰管理。

顯示更多 顯示較少

數位訊號處理 (DSP)

透過 Intel® Stratix® 10 裝置，數位訊號處理（DSP）設計可使 IEEE 754 單精確度浮點運算達到每秒最高 10 兆浮點運算次數（TFLOPS）。能達到這種前所未有的運算輸送量，幕後功臣是每個 DSP 區塊中的強化浮點運算子。它最初於 Intel® Arria® 10 裝置系列中採用，現在已擴充到可在 Intel® Stratix® 10 FPGA 和 SoC 中提供更高數量級的傳輸量。

Intel® Stratix® 10 裝置 DSP 區塊

前所未有的效能

Intel® Stratix® 10 裝置提供最高 23 TMAC 的固定點效能，以及最高 10 TFLOP 的 IEEE-754 單精確度浮點效能。

突破的每瓦效能效率

除了高效能，Intel® Stratix® 10 裝置還可實現最高 80 GFLOPS/Watt 的電源使用效率。這種程度的浮點電源效率是浮點處理業界的一大創新，僅使用替代運算元件的一小部分功率來提供效能。

最佳化與整合式設計輸入

使用浮點運算進行設計，可透過多種設計流程實現，包括：

顯示更多 顯示較少

人工智慧張量區塊

透過 Intel® Stratix® 10 NX FPGA，人工智慧加速設計能以 ~1 TOPS/W 達到最多 143 INT8/塊浮點 16（塊 FP16）TOPS/TFLOPS，或以 ~2 TOPS/W 達到最多 286 INT4/塊浮點 12（塊 FP12）TOPS/TFLOPS3。能達到如此的運算傳輸量，幕後功臣是一種經過人工智慧最佳化的全新運算區塊類型，稱為人工智慧張量區塊。人工智慧張量區塊的架構包含 3 個內積單元，每個內積單元有 10 個乘法器和 10 個累加器，每個區塊內共有 30 個乘法器和 30 個累加器。人工智慧張量區塊的架構經過調整，可適用各種人工智慧運算中常用的矩陣與矩陣乘法或向量與矩陣乘法，其功能旨在有效率地處理小型和大型矩陣。

Intel® Stratix® 10 NX FPGA 人工智慧張量區塊

人工智慧張量區塊乘法器的基本精確度為 INT8 和 INT4，並透過支援分享指數的硬體，支援塊浮點 16（塊 FP16）和塊浮點 12（塊 FP12）數值格式。所有加法或累加都可使用 INT32 或 IEEE754 單精確度浮點（FP32）精確度來執行，並可將多個人工智慧張量區塊串聯在一起，以支援更大的矩陣。

SEU 緩解

單事件翻轉（SEU）緩解是因射線效應引起內部記憶體元件狀態發生異常的意外變化。狀態變化會造成軟體錯誤，不會對裝置造成永久損壞。

Intel 的 14 奈米三閘極製程提供高度的抗靜電能力，使 Intel® Stratix® 10 裝置本身即具有低擾動率。此外，Intel 也提供精細的功能，用以判斷設計中出現擾動的位置，幫助您設計出可適當回應的系統。

Intel® Stratix® 10 FPGA 與 SoC 可確保高可靠性，並提供 SEU 緩解功能。

  • 進階 SEU 偵測（ASD）。
    • 敏感度處理。
    • 階層標記。
  • 故障注入。
    • 用於表徵及提升您的設計。

硬核處理器系統

以 Intel 領先 SoC 業界的實力為基礎，Intel® Stratix® 10 SoC 採用了新一代硬核處理器系統（HPS），帶來業界最高的效能和最節能的 SoC。HPS 的核心是高效率的四核心 ARM* Cortex*-A53 處理器叢集。此處理器針對每瓦超高效能經過最佳化，與前一代 SoC FPGA 相比，可降低功耗最多達 50%。此外，HPS 還包含系統記憶體管理單元、快取一致性單元、硬記憶體控制器，以及嵌入式周邊裝置帶來的豐富功能組。

Intel® Stratix® 10 SoC 開發工具

Intel® SoC FPGA Embedded Development Suite（SoC EDS）具備 ARM* Development Studio* 5（DS-5*），可支援 Intel® Stratix® 10 SoC，提供異質除錯、分析和全晶片視覺化功能。SoC EDS 可統整來自 CPU 和 FPGA 網域的所有軟體除錯資訊，並在標準 DS-5 使用者介面中以組織化方式呈現資訊。該工具組為使用者提供了前所未有的除錯可見性和控制能力，進而顯著提高生產力。

若要進一步瞭解，請造訪 Intel® Stratix® 10 SoC 頁面。

其他資源

進一步探索 Altera® FPGA 裝置的相關內容，例如開發板、智慧財產、支援等。

支援資源圖標

支援資源

訓練、文件、下載內容、工具和支援選項的資源中心。

開發板

開發板

開始使用我們的 FPGA，利用 Altera 驗證的硬體與設計，加快您的上市時間。

智慧財產

智慧財產

使用包羅萬象且經 Altera 驗證的 IP 核心與參考設計來縮短設計週期。

設計工具

FPGA 設計軟體

探索 Quartus Prime 軟體和我們的生產力增強工具套件，協助您快速完成硬體與軟體設計。

聯絡業務人員

聯絡業務人員

為了滿足您 Altera® FPGA 產品設計與加速的需求，請與銷售人員聯絡。

購買地點

購買地點

現在就與 Altera® 授權代理商聯絡。

比較產品

產品與效能資訊

1

Comparison based on Stratix® V vs. Intel® Stratix® 10 using Intel® Quartus® Prime Pro 16.1 Early Beta. Stratix® V Designs were optimized using 3 step optimization process of Hyper-Retiming, Hyper-Pipelining, and Hyper-Optimization in order to utilize Intel® Stratix® 10 architecture enhancements of distributed registers in core fabric. Designs were analyzed using Intel® Quartus® Prime Pro Fast Forward Compile performance exploration tool. For more details, refer to Intel® Hyperflex™ FPGA Architecture Overview White Paper: https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/wp/wp-01220-hyperflex-architecture-fpga-socs.pdf. Actual performance users will achieve varies based on level of design optimization applied. Tests measure performance of components on a particular test, in specific systems. Differences in hardware, software, or configuration will affect actual performance. Consult other sources of information to evaluate performance as you consider your purchase. For more complete information about performance and benchmark results, visit www.intel.com.tw/benchmarks.

2

元件效能測試使用特定的電腦系統和特定測試。任何有關上述條件的變更均可能導致不同結果。考慮購買時，為了充分評估效能，請參考其他資訊來源。如需更完整的效能與效能標竿評測結果相關資訊，請造訪 www.intel.com/benchmarks。

3

根據 Intel 內部估計。
元件效能測試使用特定的電腦系統和特定測試。任何有關上述條件的變更均可能導致不同結果。考慮購買時，為了充分評估效能，請參考其他資訊來源。如需更完整的效能與效能標竿評測結果相關資訊，請造訪 www.intel.com/benchmarks。
Intel® 技術可能需要搭配啟用的硬體、軟體或服務啟動。
沒有產品或元件能提供絕對的安全性。
已估計或模擬出結果。您的成本和成果可能有所落差。
© Intel Corporation. Intel、Intel 圖誌和其它 Intel 標誌是 Intel 公司或其子公司的商標。其他名稱和品牌可能屬於其他擁有者的財產。