關鍵元件

產品集合
MAX® V CPLD
狀態
Launched
推出日期
2010
光刻
180 nm

相關資源

邏輯元素 (LE)
2210
同等的巨晶元
1700
針腳到針腳延遲
7 ns
使用者快閃記憶體
8 Kb
可轉換為記憶體的邏輯

功能

內部振盪器
快速開機重設
邊界掃描 JTAG
JTAG ISP
快速輸入暫存器
可程式化暫存器開機
JTAG 轉換器
即時 ISP
多伏特 I/Os†
1.2 V, 1.5 V, 1.8 V, 2.5 V, 3.3 V, 5.0 V
I/O 行動電源
4
輸出啟用上限
271
LVTTL/LVCMOS
模擬的 LVDS 輸出
32 位元,符合 66 MHz PCI
1
斯密特觸發器
可程式化的迴轉率
可程式化的拉升電阻器
可程式化的 GND 針腳
漏極開路輸出
匯流排保持功能

封裝規格

封裝選項
F256, F324
封裝大小
17mm x 17mm, 19mm x 19mm