關鍵元件

狀態
Launched
推出日期
Q1'18
光刻
14 nm

相關資源

邏輯元素 (LE)
1325000
適應性邏輯模組 (ALM)
449280
適應性邏輯模組 (ALM) 暫存器
1797120
結構和 I/O 相鎖環路 (PLL)
16
最大嵌入式記憶體
114 Mb
數位訊號處理 (DSP) 區塊
2592
數位訊號處理 (DSP) 格式
Multiply and Accumulate, Variable Precision, Fixed Point (hard IP), Floating Point (hard IP)
硬處理器系統 (HPS)
Quad-core 64-bit ARM* Cortex*-A53
硬記憶體控制器
外部記憶體介面(EMIF)
DDR4, DDR3, DDR2, DDR, QDR II, QDR II+, RLDRAM II, RLDRAM 3, HMC, MoSys

I/O 規格

使用者 I/O 數量上限
440
I/O 標準支援
3.0 V to 3.3 V LVTTL, 1.2 V to 3.3V LVCMOS, SSTL, POD, HSTL, HSUL, Differential SSTL, Differential POD, Differential HSTL, Differential HSUL, LVDS, Mini-LVDS, RSDS, LVPECL
最大 LVDS 對
216
不歸零(NRZ)收發器上限
72
不歸零(NRZ)資料速率上限
28.9 Gbps
脈衝幅度調製(PAM4)收發器上限
24
脈衝幅度調製(PAM4)資料速率上限
57.8 Gbps
收發器協定硬 IP
PCIe Gen3, 10/25/100G Ethernet

進階技術

超級暫存器
FPGA 位元流安全性

封裝規格

封裝選項
F1760, F2397

補充資訊

額外資訊 URL