關鍵元件

產品集合
Stratix® V GS FPGA
狀態
Launched
推出日期
2010
光刻
28 nm

相關資源

邏輯元素 (LE)
695000
適應性邏輯模組 (ALM)
262400
適應性邏輯模組 (ALM) 暫存器
1049600
結構和 I/O 相鎖環路 (PLL)
28
最大嵌入式記憶體
58.01 Mb
數位訊號處理 (DSP) 區塊
1963
數位訊號處理 (DSP) 格式
Multiply and Accumulate, Variable Precision, Fixed Point (hard IP)
硬記憶體控制器
外部記憶體介面(EMIF)
DDR3, DDR2, DDR, QDR II, QDR II+, RLDRAM II, RLDRAM 3

I/O 規格

使用者 I/O 數量上限
840
I/O 標準支援
3.0 V LVTTL, 1.2 V to 3.0 V LVCMOS, SSTL, HSTL, HSUL, Differential SSTL, Differential HSTL, Differential HSUL, LVDS, Mini-LVDS, RSDS, LVPECL, BLVDS
最大 LVDS 對
420
不歸零(NRZ)收發器上限
48
不歸零(NRZ)資料速率上限
14.1 Gbps
收發器協定硬 IP
PCIe Gen3

封裝規格

封裝選項
F1517, F1932