關鍵元件

狀態
Launched
推出日期
2017
光刻
60 nm

相關資源

邏輯元素 (LE)
55000
結構和 I/O 相鎖環路 (PLL)
4
最大嵌入式記憶體
2.34 Mb
數位訊號處理 (DSP) 區塊
156
數位訊號處理 (DSP) 格式
Multiply

I/O 規格

使用者 I/O 數量上限
321
I/O 標準支援
3.0 V to 3.3 V LVTTL, 1.2 V to 3.3 V LVCMOS, PCI, PCI-X, SSTL, HSTL, Differential SSTL, Differential HSTL, LVDS, Mini-LVDS, RSDS, PPDS, LVPECL, BLVDS
最大 LVDS 對
132

封裝規格

封裝選項
U484, F484

補充資訊

額外資訊 URL