關鍵元件

狀態
Launched
推出日期
2012
光刻
28 nm

相關資源

邏輯元素 (LE)
25000
適應性邏輯模組 (ALM)
9434
適應性邏輯模組 (ALM) 暫存器
37736
結構和 I/O 相鎖環路 (PLL)
5
最大嵌入式記憶體
1.538 Mb
數位訊號處理 (DSP) 區塊
36
數位訊號處理 (DSP) 格式
Variable Precision
硬處理器系統 (HPS)
Single Arm* Cortex*-A9 or Dual-core Arm* Cortex*-A9
硬記憶體控制器
外部記憶體介面(EMIF)
DDR2, DDR3, LPDDR2

I/O 規格

使用者 I/O 數量上限
145
I/O 標準支援
3.0 V to 3.3 V LVTTL, 1.2 V to 3.3 V LVCMOS, PCI, PCI-X, SSTL, HSTL, HSUL, Differential SSTL, Differential HSTL, Differential HSUL, LVDS, Mini-LVDS, RSDS, LVPECL, HiSpi, SLVS, Sub-LVDS
最大 LVDS 對
69

進階技術

FPGA 位元流安全性
類比-數位轉換器

封裝規格

封裝選項
U484, U672

補充資訊

額外資訊 URL