關鍵元件

產品集合
狀態
Launched
推出日期
2009
光刻
60 nm

相關資源

邏輯元素 (LE)
150000
結構和 I/O 相鎖環路 (PLL)
8
最大嵌入式記憶體
6.48 Mb
數位訊號處理 (DSP) 區塊
360
數位訊號處理 (DSP) 格式
Multiply
硬記憶體控制器
外部記憶體介面(EMIF)
DDR, DDR2, SDR

I/O 規格

使用者 I/O 數量上限
475
I/O 標準支援
3.0 V to 3.3 V LVTTL, 1.2 V to 3.3 V LVCMOS, PCI, PCI-X, SSTL, HSTL, Differential SSTL, Differential HSTL, LVDS, Mini-LVDS, RSDS, LVPECL, BLVDS, PPDS
最大 LVDS 對
118
不歸零(NRZ)收發器上限
8
不歸零(NRZ)資料速率上限
3.124 Gbps
收發器協定硬 IP
PCIe Gen1

進階技術

FPGA 位元流安全性
類比-數位轉換器

封裝規格

封裝選項
F484, F672, F896

補充資訊

額外資訊 URL