關鍵元件

狀態
Launched
推出日期
Q2'19
光刻
10 nm

相關資源

邏輯元素 (LE)
2208075
適應性邏輯模組 (ALM)
748500
適應性邏輯模組 (ALM) 暫存器
2994000
結構和 I/O 相鎖環路 (PLL)
28
最大嵌入式記憶體
235 Mb
數位訊號處理 (DSP) 區塊
6250
數位訊號處理 (DSP) 格式
Fixed Point (hard IP), Floating Point (hard IP), Multiply, Multiply and Accumulate, Variable Precision
硬處理器系統 (HPS)
Quad-core 64 bit Arm* Cortex*-A53
硬加密區塊
0
硬記憶體控制器
外部記憶體介面(EMIF)
DDR4, QDR IV

I/O 規格

使用者 I/O 數量上限
720
I/O 標準支援
1.2 V LVCMOS, 1.8 V LVCMOS, SSTL, POD, HSTL, HSUL, Differential SSTL, Differential POD, Differential HSTL, Differential HSUL, True Differential Signaling
最大 LVDS 對
360
不歸零(NRZ)收發器上限
64
不歸零(NRZ)資料速率上限
32 Gbps
脈衝幅度調製(PAM4)收發器上限
48
脈衝幅度調製(PAM4)資料速率上限
58 Gbps
收發器協定硬 IP
PCIe Gen4, 10/25/50/100/200/400G Ethernet

進階技術

超級暫存器
FPGA 位元流安全性

封裝規格

封裝選項
R3184C