共用記憶體分割區設計範例在硬核處理器系統 （HPS） SDRAM 控制器中設定了記憶體保護規則。設計範例包括一個配套的系統主控台工具組，讓使用者可以行使 HPS SDRAM 控制器並測試已建立的規則。
此設計適用于下列Intel® FPGA開發工具組：
此設計利用使用者透過 JTAG 傳送Avalon®記憶體對應指令的能力。Avalon MM 指令會路由至 JTAG 至 Avalon主橋，該橋接接在 HPS 上的 FPGA TO HPS AXI* 橋接器上。從那裡，資料會導向到 L3 Interconnect，根據目的地位址路由該資料。具有適當目的地位址的命令會路由至 SDRAM 控制器子系統，最終將執行。
硬體設計規格
- Cyclone V HPS
- 1GB DDR3-SDRAM
記憶體分割區分解：
1GB 的記憶體使用兩條規則分割。第一條規則設定了 MPU 的存取區域。MPU 的存取權從 0MB 到 512MB 不等。第二條規則設定了 L3 互連的存取區域。L3 Interconnect 的存取權從 319MB 到 1，024MB 不等。這兩種規則的重新迭會導致 MPU 和 L3 互連都能存取的「共用」區域。
使用此設計範例
下載Cyclone V 記憶體分割區設計範例 （.zip 檔案）。
下載Cyclone V 記憶體分割區設計範例 readme （.txt 檔案）。
此設計之使用受 Intel® 設計範例授權協定的條款與細則約束，並受其約束。
.zip檔案包含重制範例所需的所有硬體和軟體檔案，以及readme.txt 檔案。readme.txt檔案包含重新建模設計的說明。
系統主控台工具組指令的視覺故障包含在下方。 Readme.txt 檔案中包含其他說明。
系統主控台讀取/寫入：
- 若要透過 L3 互連到 HPS SDRAM 控制器的特定位址讀取資料，只需輸入您希望讀取的位址，然後按一下「讀取」（灰色）。
- 若要透過 L3 互連至 HPS SDRAM 控制器的 L3 互連，將資料寫入您要寫入的位址和您希望寫入的資料位元組，然後按一下「寫入資料」按鈕 （藍色）。
系統主控台 HPS 讀取：
- 若要透過 MPU 讀取特定位址的資料，請使用藍色插圖的「寫入資料」按鈕0x1ffffff4位址位置輸入「1」。
- 輸入右下角資料單元中以灰色圓圈的目的地位址。
- 按一下「寫入位址」按鈕，讓 MPU 讀取輸入位址的內容。
系統主控台 HPS 寫入：
- 若要透過 MPU 將資料寫入特定位址，請在位址位置輸入「2」，0x1ffffff4使用藍色插圖的「寫入資料」按鈕。
- 輸入右下角資料單元中以灰色圓圈的目的地位址。
- 按一下「寫入位址」按鈕。
- 將中間位址單元中的位址變更為0x1fffffd4藍色圓圈。
- 輸入您希望寫入藍色相鄰資料單元中的資料位元組。
- 按一下「寫入資料」按鈕，讓 MPU 執行寫入操作。