表 1 到 5 中顯示的範例展示了使用 Quartus® II 或 MAX+PLUS® II 軟體MAX II 和MAX低功耗 CPLD 系列的各種功能。如需有關不同設計入門方式的詳細資訊,請參閱 Quartus II 或 MAX+PLUS II 軟體中的說明檔案。
這些設計範例僅適用于Intel® FPGA裝置。這些範例是根據「原樣」提供,且不提供保固。
表 1 到 3 中的每一個設計範例都包含下列內容:
- Verilog 中的來原始程式碼
- Verilog 中的 Testbench
- Quartus II Web Edition 軟體版本 6.0 專案檔案和MDN B2 或 MDN B3示範板的程式檔案 (表 1 到 3 中顯示的邏輯元件 (LE) 和 I/O 資源來自使用 Quartus II 軟體版本 7.2 的設計編譯
- ModelSim* 6.1d Web Edition 軟體專案檔案,含測試台、波浪影像檔案
- 未隨附大型模擬的模擬檔案
- 文檔
其他範例請參閱 MAX II 參考設計 頁面。
表 1。MAX II、MAX® IIG 和 MAX® IIZ 針腳/埠擴充與橋接設計範例
設計名稱 |
說明 | 設計檔案 |
---|---|---|
494:在 MAX II CPLD (PDF) 中使用 I2C 匯流排界面進行 GPIO 針腳擴充 | 一般用途 I/O 擴充使用 I2C 介面 (資源使用率:18 I/O 和 ~61 LEs) | 下載 (ZIP) |
484:用於 MAX II CPLD 中 GPIO 針腳擴充的 SMBus (PDF) | 一般用途 I/O 擴充使用 SMBus 介面 (資源使用率:18 I/O 和 ~87 LEs) | 下載 (ZIP) |
487:使用 MAX II CPLD (PDF) 的 SPI 至 I2S | 具有 SPI 介面和 I2S 匯流排的裝置之間的橋樑 (資源使用率:8 I/O 和 ~286 LEs) | 下載 (ZIP) |
486:使用MAX II CPLD (PDF) 的 SPI 至 I2C | 透過 SPI 介面控制資料流程至 MAX II 參考設計 I 2C 匯流排上的音訊裝置 (資源使用率:6 I/O 和 ~102 LEs) |
下載 (ZIP) |
表 2。MAX II、MAX IIG 和 MAX IIZ 介面或控制設計範例
設計名稱 |
說明 | 設計檔案 |
---|---|---|
509:使用 MAX II CPLD (PDF) 的多工處理 SDIO 裝置 | 透過 I2C 介面實施 SDIO 多工處理器 (資源使用率:9 I/O & 34 LEs) | 下載 (ZIP) |
492:CF+ 介面MAX II CPLD (PDF) | 實做小巧快閃介面 (資源使用率:45 I/O 和 ~119 LEs) | 下載 (ZIP) |
495:使用 MAX II CPLD (PDF) 的 IDE/ATA 控制器 | 實做 IDE 控制器 (資源使用率:89 I/O 和 ~134 LEs) | 下載 (ZIP) |
497:使用 MAX II CPLD (PDF) 的 LCD 控制器 | 實作 LCD 控制器(例如 Optrex 16 x 2 點矩陣 LCD 模組,可延伸至其他 LCD 模組)(資源使用率:46 I/O 和 ~211 LEs) | 下載 (ZIP) |
499:使用 MAX II CPLD (PDF) 的行動式 SDRAM 介面 | 實做行動 DRAM 裝置介面 (資源使用:85 I/O 和 ~138 LEs) | 下載 (ZIP) |
500:具有 MAX II CPLD (PDF) 的 NAND 快閃記憶體介面 | 實態介面到 NAND 快閃裝置 (資源使用率:13 I/O 和 ~11 LEs) | 下載 (ZIP) |
502:執行 SMBus 控制器MAX II CPLD (PDF) | 實做 SMBus 控制器 (資源使用率:24 I/O 和 ~896 LEs) | 下載 (ZIP) |
485:MAX II CPLD (PDF) 中的串列周邊介面 (SPI) 主機 | 實態 SPI 主機 (資源使用率:25 I/O 和 ~68 LEs) | 下載 (ZIP) |
488:使用 MAX II CPLD (PDF) 的步進馬達控制器 | 實做步進馬達控制器 (資源使用率:8 I/O 和 ~59 LEs) | 下載 (ZIP) |
489:在 MAX II 裝置 (PDF) 中使用 UFM | 透過 I2C 介面存取MAX II 使用者快閃記憶體 (資源使用率:4 I/O 和 ~124 LEs) | 下載 (ZIP) |
表 3。MAX II、MAX IIG 和 MAX IIZ 電源管理與雜項邏輯設計範例
設計名稱 |
說明 | 設計檔案 |
---|---|---|
491:使用MAX II CPLD (PDF) 自動啟動 | 自動啟動並停止 MAX II 動態作業 (資源使用率:8 I/O 和 ~45 LEs) 來節省電力 | 下載 (ZIP) |
493:I2C 電池儀錶介面,使用MAX II CPLD (PDF) | 使用 I2C 介面遠端監控電池儀錶的狀態 (資源使用率:34 I/O 和 ~107 LEs) | 下載 (ZIP) |
496:在 MAX II CPLD (PDF) 中使用內部振盪器 | 使用MAX II 使用者快閃記憶體區塊中的振盪器作為頻率來源 (資源使用率:17 I/O 和 ~41 LEs) | 下載 (ZIP) |
498:使用自動停止和自動啟動的 LED 閃爍MAX II CPLD (PDF) | 使用自動啟動和自動停止功能閃爍 LED (資源使用率:3 I/O 和 ~20 LEs) | 下載 (ZIP) |
501:使用 MAX II CPLD (PDF) 的脈衝寬度調製器 | 使用 MAX II 使用者快閃記憶體區塊振盪器執行脈衝寬度調變 (資源使用率:8 I/Os 和 ~52 LEs) | 下載 (ZIP) |
490:MAX II CPLD 作為電壓等級移位器 (PDF) | 執行混合電壓環境中所需的電壓等級轉移 (資源使用:16 I/O 和 0 LEs) | 下載 (ZIP) |
表 4。其他MAX II CPLD 設計範例
設計名稱 | 說明 | 檔 |
---|---|---|
程式設計 CFI 快閃與設定FPGAs | 使用 MAX II 平行快閃記憶體載入器程式化 CFI 快閃裝置或設定FPGAs | 386:使用搭載 Quartus II 軟體的平行快閃記憶體載入器 (PDF) |
LED 驅動程式 | 在 MAX II CPLD 中實用 LED 驅動程式 | 286:在MAX與MAX II 裝置中執行 LED 驅動程式 (PDF) |
電源管理控制器 | 在可攜式應用程式中使用 MAX II CPLD 進行電源管理 | 422:使用 MAX II CPLD (PDF) 的可攜式系統中的電源管理 |
表 5 中的 MAX II 與 MAX CPLD 設計範例會以功能分組。按一下設計入門方式以查看設計範例。
表 5。MAX II 與 MAX CPLD 設計範例
公車與 I/O 功能 |
設計入門方法 |
---|---|
類比鍵盤編碼器 |
繪圖編輯器 |
微控制器 I/O 擴充器 |
|
16 x 16 交叉點交換器 |
|
自訂的 4 埠交叉點交換器 |
|
參數化三州匯流排 (lpm_bustri) |
AHDL |
三州公車連線至雙向匯流排 |
AHDL |
三州公車改裝成多工處理器 |
AHDL |
Intel FPGA裝置中的三州公車 |
繪圖編輯器 |
三狀態即時 |
|
雙向匯流排 |
|
雙向針腳 |
|
邏輯 |
設計入門方法 |
參數化多工處理器(lpm_mux) |
AHDL |
立即使用 DFFE |
|
使用即時 DFF (lpm_dff) |
|
線性回饋移位收銀機 |
繪圖編輯器 |
同步狀態機器 |
|
算術功能 |
設計入門方法 |
參數化計數器 (lpm_counter) |
AHDL |
行為計數器 |
|
隨身攜帶「向前看」的附加工具 |
|
Ripple-Carry 附加器 |
|
向下計數器 |