JESD204B/JESD204C Intel® FPGA IP核心 – 支援中心
開始
1. 裝置與 IP 選擇
我應該使用哪一種Intel® FPGA產品?
表 1 - JESD204B Intel® FPGA IP核心效能
裝置系列 | PMA 速度等級 | FPGA Fabric Speed Grade | Data Rate | Link Clock fMAX (MHz) | |
---|---|---|---|---|---|
啟用硬 PCS (Gbps) | 啟用軟式 PCS (Gbps) 1 | ||||
® Intel Agilex 7 (F-Tile) | 1 | -1 | 不支援 | 2.0 至 20.0 | data_rate/40 |
-2 | 不支援 | 2.0 至 19.2 | data_rate/40 | ||
2 | -2 | 不支援 | 2.0 至 19.2 | data_rate/40 | |
-3 | 不支援 | 1.0 至 16.7 | data_rate/40 | ||
3 | -3 | 不支援 | 2.0 至 16.7 | data_rate/40 | |
® Intel Agilex 7 (E-Tile) | 2 | -2 | 不支援 | 2.0 至 17.4 | data_rate/40 |
3 | -2 | 不支援 | 2.0 至 17.4 | data_rate/40 | |
-3 | 不支援 | 2.0 至 16.0 | data_rate/40 | ||
Intel® Stratix® 10 (L-Tile 和 H-Tile) | 1 | 1 | 2.0 至 12.0 | 2.0 至 16.02 | data_rate/40 |
2 | 2.0 至 12.0 | 2.0 至 14.0 | data_rate/40 | ||
2 | 1 | 2.0 至 9.83 | 2.0 至 16.02 | data_rate/40 | |
2 | 2.0 至 9.83 | 2.0 至 14.0 | data_rate/40 | ||
3 | 1 | 2.0 至 9.83 | 2.0 至 16.02 | data_rate/40 | |
2 | 2.0 至 9.83 | 2.0 至 14.0 | data_rate/40 | ||
3 | 2.0 至 9.83 | 2.0 至 13.0 | data_rate/40 | ||
Intel® Stratix® 10 (E-Tile) | 1 | 1 | 不支援 | 2.0 至 16.02 | data_rate/40 |
2 | 不支援 | 2.0 至 14.0 | data_rate/40 | ||
2 | 1 | 不支援 | 2.0 至 16.02 | data_rate/40 | |
2 | 不支援 | 2.0 至 14.0 | data_rate/40 | ||
3 | 3 | 不支援 | 2.0 至 13.0 | data_rate/40 | |
Intel® Arria® 10 | 1 | 1 | 2.0 至 12.0 | 2.0 至 15.0 2 3 | 資料速率/40 |
2 | 1 | 2.0 至 12.0 | 2.0 至 15.0 2 3 | 資料速率/40 | |
2 | 2.0 至 9.83 | 2.0 至 15.0 2 3 | 資料速率/40 | ||
3 | 1 | 2.0 至 12.0 | 2.0 至 14.2 2 4 | 資料速率/40 | |
2 | 2.0 至 9.83 | 2.0 至 14.2 2 5 | 資料速率/40 | ||
4 | 3 | 2.0 至 8.83 | 2.0 至 12.56 | 資料速率/40 | |
Intel® Cyclone® 10 GX | <有一個支援速度等級> | <有一個支援速度等級> | 2.0 至 6.25 | 2.0 至 6.25 | 資料速率/40 |
表 2 - JESD204C Intel® FPGA IP核心效能
裝置系列 | PMA 速度等級 | FPGA Fabric Speed Grade | Data Rate | Link Clock fMAX (MHz) | |
---|---|---|---|---|---|
啟用硬 PCS (Gbps) | 啟用軟 PCS (Gbps) | ||||
® Intel Agilex 7 (F-Tile) | 1 | -1 | 不支援 | 5 至 32.44032 | data_rate/40 |
-2 | 不支援 | 5 至 32.44032* | data_rate/40 | ||
2 | -1 | 不支援 | 5 至 28.8948* | data_rate/40 | |
-2 | 不支援 | 5 至 28.8948* | data_rate/40 | ||
-3 | 不支援 | 5 至 24.33024 | data_rate/40 | ||
3 | -3 | 不支援 | 5 到 17.4 | data_rate/40 | |
® Intel Agilex 7 (E-Tile) | 1 | -1 | 不支援 | 5 到 28.9 | data_rate/40 |
2 | -2 | 不支援 | 5 至 28.3 | data_rate/40 | |
-3 | 不支援 | 5 到 25.6 | data_rate/40 | ||
3 | -2 | 不支援 | 5 到 17.4 | data_rate/40 | |
-3 | 不支援 | 5 到 17.4 | data_rate/40 | ||
Intel® Stratix® 10 (E-Tile) | 1 | -1 | 不支援 | 5 到 28.9 | data_rate/40 |
-2 | 不支援 | 5 到 25.6 | data_rate/40 | ||
2 | -1 | 不支援 | 5 至 28.3 | data_rate/40 | |
-2 | 不支援 | 5 到 25.6 | data_rate/40 | ||
3 | -1 | 不支援 | 5 到 17.4 | data_rate/40 | |
-2 | 不支援 | 5 到 17.4 | data_rate/40 | ||
-3 | 不支援 | 5 到 17.4 | data_rate/40 |
1. 選取 啟用軟式 PCS 以達到最大資料速率。對於 TX IP 核心而言,啟用軟式 PCS 會使資源利用率再增加 3 至 8%。對於 RX IP 核心,啟用軟式 PCS 會使資源利用率再增加 10 至 20%。
2. 請參閱 Intel Arria 10 和 Intel Stratix 10 裝置技術資料,以獲得收發器速度等級與收發器電源供應器運作狀況中支援的最大資料速率。
3. 使用 15.0 Gbps 的軟式 PCS 模式時,計時幅度非常有限。建議您進行更適合的工作、註冊重複和註冊重新開機,以改善計時效能。
4. 對於 Intel Arria 10 GX 160、SX 160、GX 220 和 SX 220 裝置,支援的資料速率最高可達 12.288 Gbps。
5. 對於 Intel Arria 10 GX 160、SX 160、GX 220 和 SX 220 裝置,支援的資料速率為 11.0 Gbps。
6. 對於 Intel Arria 10 GX 160、SX 160、GX 220 和 SX 220 裝置,支援的資料速率為 10.0 Gbps。
2. 設計流程與 IP 整合
哪裡可以找到 IP 整合的資訊?
® Intel Agilex 7 裝置
Intel® Stratix® 10 部裝置
- AN804:採用 Intel Stratix 10 JESD204B RX IP 核心,執行同步 ADC 多連結設計
- AN804:採用 Intel Stratix 10 JESD204B RX IP 核心,執行非同步式 ADC 多連結設計
® Intel Arria 10 部裝置
3. 主機板設計與電源管理
針腳連線指南
® Intel Agilex 7 裝置
Intel® Stratix® 10 部裝置
Intel® Arria® 10 部裝置
Intel® Cyclone® 10 部裝置
示意圖檢閱
® Intel Agilex 7 裝置
Intel Stratix 10 部裝置
Intel Cyclone 10 部裝置
Intel Arria 10 部裝置
散熱電源管理
® Intel Agilex 7 裝置
Intel® Stratix® 10 部裝置
電源排序
® Intel Agilex 7、Intel® Stratix® 10、Intel® Cyclone® 10 和 Intel® Arria® 10 部裝置
4. 互通性與標準測試
JESD204B Intel FPGA IP硬體結帳報告
® Intel Agilex 7 裝置
- 976:INTEL AGILEX 7 F 磚裝置的 JESD204C Intel® FPGA IP®與 ADI AD9081 MxFE* DAC 互通性報告
- 876:JESD204C Intel® FPGA IP與 ADI AD9081 MxFE* ADC 互通性報告,適用于Intel® Agilex™ F-Tile 裝置
- 960:JESD204C Intel® FPGA IP與 ADI AD9081 MxFE* ADC 互通性報告,適用于Intel Agilex® 7 個 E-Tile 裝置
Intel® Stratix® 10 部裝置
JESD204B
- 905:JESD204B Intel® FPGA IP與 ADI AD9213 Intel Stratix® 10 裝置的互通性報告
- 915:JESD204B Intel® FPGA IP與 ADI AD9208 互通性報告,適用于Intel Stratix® 10 個電子晶片裝置
- 890:JESD204B Intel® FPGA IP與 ADI AD9174 互通性報告,適用于 Intel Stratix® 10 L-Tile 裝置
- 823:Intel FPGA JESD204B IP Core 與 ADI AD9625 硬體結帳報告,Intel Stratix 10 部裝置
- 832:Intel FPGA INTEL STRATIX 10 裝置的 JESD204B IP Core 與 ADI AD9208 硬體結帳報告
- 833:Intel® Stratix 10® GX 16-Lane RX JESD204B-ADC12DJ3200 互通性參考設計
JESD204C
- 909:JESD204C Intel® FPGA IP與 TI ADC12DJ5200RF 10 裝置 Intel® Stratix®的互通性報告
- 916:JESD204C Intel® FPGA IP與 ADI AD9081/AD9082 MxFE* 互通性報告,適用于 Intel® Stratix® 10 個 E-Tile 裝置
- 927:INTEL® STRATIX® 10 個 E-Tile 裝置的 JESD204C Intel® FPGA IP與 ADI AD9081 MxFE* ADC 互通性報告
- 949:JESD204C Intel® FPGA IP與 ADI AD9081 MxFE* DAC 互通性報告,適用于Intel® Stratix® 10 個 E-Tile 裝置
Intel® Arria® 10 部裝置
- 710:Intel FPGA JESD204B MegaCore 功能與 ADI AD9680 硬體結帳報告
- 712:Intel FPGA JESD204B MegaCore 功能與 ADI AD9625 硬體結帳報告
- 749:Intel FPGA JESD204B IP Core 與 ADI AD9144 硬體結帳報告
- 753:Intel FPGA JESD204B IP Core 與 ADI AD6676 硬體結帳報告
- 779:Intel FPGA JESD204B IP Core 與 ADI AD9691 硬體結帳報告
- 785:Intel FPGA JESD204B IP Core 與 ADI AD9162 硬體結帳報告
- 792:Intel FPGA JESD204B IP Core 與 ADI AD9371 硬體結帳報告
- 810:Intel FPGA JESD204B IP Core 與 ADI AD9208 硬體結帳報告
5. 設計範例與參考設計
表 -3:整合 JESD204B/C 資源
JESD204B Intel® FPGA IP | JESD204C Intel® FPGA IP | F-Tile JESD204C Intel® FPGA IP | F-Tile JESD204B Intel® FPGA IP | ||
---|---|---|---|---|---|
IP 使用者指南 | 一般 | JESD204B Intel® FPGA IP使用指南 | JESD204C Intel® FPGA IP使用指南 | F-Tile JESD204C Intel® FPGA IP使用者指南 | F-Tile JESD204B Intel® FPGA IP使用者指南 |
設計範例使用者指南 | Agilex 7 | JESD204B Intel® Agilex™ FPGA IP 設計範例使用指南 | JESD204C Intel® Agilex™ FPGA IP 設計範例使用指南 | F-Tile JESD204C Intel® FPGA IP設計範例使用指南 | F-Tile JESD204B Intel® FPGA IP設計範例使用指南 |
Stratix 10 | JESD204B Intel® Stratix® 10 FPGA IP 設計範例使用指南 | JESD204C Intel® Stratix® 10 FPGA IP 設計範例使用指南 | |||
Cyclone 10 | JESD204B Intel® Cyclone® 10 GX FPGA IP 設計範例使用指南 | ||||
Arria 10 | JESD204B Intel® Arria® 10 FPGA IP 設計範例使用指南 | ||||
標準 | JESD204B Intel® FPGA IP設計範例使用指南:Intel® Quartus® Prime 標準版 |
6. 訓練課程與影片
Intel® FPGA Technical Training
影片標題 |
描述 |
---|---|
本線上課程提供 JESD204B Intel FPGA IP核心的廣泛概覽。為了更深入瞭解課程中使用的所有條款與概念,我們首先會討論 JESD204B 介面規格的相關部分,接著介紹 JESD204B Intel FPGA IP核心的一些重要功能。最後,系統的資料流程會用來描述核心的功能細節。 |
Intel® FPGA影片
影片標題 |
描述 |
---|---|
Intel® Agilex™ 7 FPGA F-Tile JESD204C 示範影片 | 幾代 Intel® FPGAs都支援 JESD204B/C 標準。觀看此示範,瞭解 JESD204C 在 7 FPGA Intel® Agilex™運作方式。 |
瞭解 JESD204B Intel FPGA IP核心在 Intel® Arria® 10 FPGA與類比裝置公司 (ADI) 的 AD9144 轉換器上的互通性。 |
|
如何在 Stratix® V FPGA上與 INTEL® FPGA JESD204B IP Core 互通 ADI AD9680 |
取得如何設定硬體、設定類比到數位轉換器,以及設定 JESD204B Intel FPGA IP核心的逐步指南。 |
取得如何設定硬體、設定類比到數位轉換器,以及設定 JESD204B Intel FPGA IP核心的逐步指南。 |
|
如何在 Stratix V FPGA上與 INTEL® FPGA JESD204B MegaCore 互通 TI DAC37J84 |
瞭解透過德州儀器的 DAC37J84 轉換器,在 Stratix® V FPGA上 JESD204B Intel FPGA IP核心的互通性。 |
瞭解 JESD204B 標準與 JESD204B Intel FPGA IP解決方案。瞭解如何輕鬆建立在硬體上運作的設計範例。 |
|
瞭解透過德州儀器的 DAC37J84 轉換器,在 Arria V FPGA上 JESD204B Intel FPGA IP核心的互通性。 |
7. 除錯
智慧財產 (IP) 核心版本說明
額外資源
® Intel Agilex 7、Intel® Stratix® 10、Intel® Arria® 10 和 Intel® Cyclone® 10 部裝置
這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。