適用於 Intel® FPGA 的 DSP Builder
概覽
DSP Builder for Intel® FPGAs 能夠以高效能和高生產力實現 DSP 設計，使人工智慧、雷達、無線和有線通信、醫學成像和電機控制等應用受益。它支援 Agilex™ FPGA 裝置組合、Stratix® 10、Arria® 10 和 Cyclone® 10 GX 裝置。
功能特色
易於使用
- 執行按鈕設計遷移到Arria® 10、Stratix® 10和 Agilex™ 裝置系列中的強化定點和浮點 DSP 區塊。
- 為 Quartus® Prime 設計軟體、Timing Analyzer、Platform Designer 和 Questa*-Intel® FPGA Edition 自動生成專案和驗證腳本。
- 為您的設計生成資源利用率表，而無需 Quartus® Prime 編譯。
以更少的時間，完成成功的設計
- 執行高階綜合優化、自動管線插入與平衡，以及目標硬體對應。
- 使用設計器指定的系統時鐘約束來控制自動管線和分時多路複用/摺疊。
- 存取高度可配置的 FFT、FIR 和進階數學函數。
- 將 RTL 導入您的 MathWorks MATLAB/Simulink 環境，以進行協同模擬和代碼生成。
- 利用 ALU 摺合的平面數據速率設計，建立自定義的算術邏輯單元（ALU）處理器架構。
工具集成
Simulink （Mathworks）
DSP Builder 可與其他 Simulink 區塊集互通。您可以使用基本的 Simulink 模組集合來創建互動式測試平臺，以便將 DSP Builder 設計的行為與您提供的參考結果進行比較。
Quartus® Prime 設計軟體
DSP Builder 允許您構建具有自動管道寄存器插入功能的高速、高性能 DSP 數據路徑。然後，您可以使用 Quartus Prime 設計軟體完成目標 FPGA 器件的綜合和佈置佈線過程。
平台設計師
DSP Builder 會為每個設計建立導管介面和元件描述檔案 （hw.tcl）。僅當設計包含介面區塊或外部記憶體區塊時，DSP 產生器才會創建記憶體對應介面。DSP Builder 還可以創建Avalon®串流介面。hw.tcl 檔可以在平台設計器中公開處理器總線以進行連接。
Questa*-Intel® FPGA Edition 軟體
如果 Questa 可執行檔在您的路徑中，您可以從 DSP Builder 中執行 Questa 模擬器。自動測試平臺流程會生成並執行一個測試腳本，使您可以將 Simulink 模擬結果與模擬生成的 HDL 的 RTL 模擬器的輸出進行比較。
