Interface Planner 和 Tile Interface Planner

Interface Planner

Interface Planner 會探索裝置的周邊裝置架構，並有效地指派介面。Interface Planner 透過即時執行適配和合法性檢查來防止非法 PIN 分配。這種方法消除了複雜的錯誤訊息和等待完整編譯的需要，從而加快了您的 I/O 設計。

使用 Interface Planner 進行快速簡便的 I/O 系統設計訓練課程

進一步瞭解 Interface Planner，這是 Intel® Quartus® Prime 軟體中易於使用的工具。使用 Fitter 的強大功能，您可以在不到一週的時間內建立合法的平面圖，這在過去需要幾個月的時間。逐一介面而不是逐一 PIN 進行有保證的合法資源位置分配，以縮短您的 I/O 規劃週期。

請參閱這裡進一步瞭解

請注意：Intel® Agilex™、Intel® Stratix® 10 和 Intel® Arria® 10 FPGAs 支援 Interface Planner。

Tile Interface Planner

Intel® Quartus® Prime Tile Interface Planner 可幫助您快速將元件 IP 放置在 F-tile 的合法圖格位置。Tile Interface Planner 是一種互動式平面規劃工具，可簡化元件 IP 在裝置圖格上的合法放置。

使用 Interface Planner 進行外部記憶體介面設計

觀看此影片，瞭解如何將元件 IP 放置在某些 Intel® Agilex™ 裝置上可用的 F-Tile 上。

使用 Tile Interface Planner 在 F-Tiles 上快速輕鬆地放置 IP

Tile Interface Planner 在階層樹狀檢視中顯示您的專案元件 IP，旁邊是裝置圖格區段的視覺化表示。然後，您可以為圖格內的每個 IP 定位潛在的合法位置，將 IP 放置在該位置，並將放置約束應用於下游編譯器階段的專案。

請參閱這裡進一步瞭解

請注意：Intel® Agilex™、Intel® Stratix® 10 和 Intel® Arria® 10 FPGAs 支援 Interface Planner。Tile Interface Planner 僅適用於某些具有 F-Tile 的 Intel® Agilex™ 裝置。

快速連結

Intel 及 Quartus 是 Intel Corporation 或其子公司在美國及/或其他國家/地區的商標。