平台設計師

Platform Designer 是 Intel® Quartus® Prime 軟體中的新一代系統整合工具。平台設計師透過自動產生互聯邏輯來連接智慧財產 (IP) 功能和子系統，在 FPGA 設計過程中節省大量時間和精力。平台設計師利用強大的分層框架為互聯大型系統提供快速回應時間，同時還支援 Blackbox 實體。這可讓平台設計師在已變更的 IP 區塊上透過重新產生或作業來開啟系統和建立新連接的同時，提供快速回應時間。新的 Platform Designer 工具還支援多種設計輸入方法，例如暫存器傳送階層 (RTL) 語言、區塊型設計輸入、系統輸入和黑盒子。

Intel Quartus Prime Pro Edition 軟體中的 Platform Designer 擴大了標準 Platform Designer 系統設計工具的易用性、靈活性和效能。我們的 Platform Designer 系統設計訓練課程，會探討 Intel Quartus Prime Standard 和 Pro Edition 軟體版本工具之間的差異，重點是 Pro Edition 中的 Platform Designer 對一般元件的支援 - 系統設計中的每個元件本質上都是一個黑盒子，由其介面和與系統其餘部分的訊號連接定義。以這種方式分離元件與系統設計有助於團隊型設計和版本控制。您將瞭解支援一般元件工具的新功能，以及如何驗證系統的完整性。

Platform Designer 支援的新功能對設計移動性很有幫助。您現在可以：

• 允許來自 Intel® Agilex™ 和 Intel® Stratix® 10 FPGA 硬核處理器系統 (HPS) 介面的一致性訊號透過 ACE-Lite 支援傳輸到 IP。
• 透過參考其子系統和 IP 元件的模擬資訊產生階層模擬指令碼，無需周遊系統階層。
• 使用 Verilog 語法將 Platform Designer 中的連接埠與線級連線性連接起來。
• 將使用 SystemVerilog 介面的 IP 元件整合到 Platform Designer 系統中。
• 體驗 IP 升級重新生成時間顯著減少
• Platform Designer 使用者指南中提供有關所有功能的更多詳細資料。

此外，請觀看 Platform Designer 概要影片，其中介紹了該工具的使用過程。

元件效能測試使用特定的電腦系統和特定測試。任何有關上述條件的變更均可能導致不同結果。考慮購買時，為了充分評估效能，請參考其他資訊來源。如需有關效能與效能標竿結果更完整的資訊，請參閱 www.intel.com/benchmarks。