用於Intel® Edison 運算模組的引腳排列
Intel® Edison 運算模組 旨在降低任何原型製作和生產物聯網和可穿戴計算產品的進入壁壘。
由於可穿戴設計中的節省空間非常重要, 因此Intel®®edison 通過廣瀨70針 DF40 系列接頭連接器與終端使用者系統介面。該表顯示70針連接器的引腳分配。
| 引腳編號 | Pin 名稱 | 引腳編號 | Pin 名稱 | |
| 1 | GND | 36 | RESET_OUT # | |
| 2 | VSYS | 37 | GP182_PWM2 | |
| 3 | USB_ID | 38 | 閒置 | |
| 4 | VSYS | 39 | GP183_PWM3 | |
| 5 | GND | 40 | 閒置 | |
| 6 | VSYS | 41 | GP19_I2C_1_SCL | |
| 7 | MSIC_SLP_CLK | 42 | GP15 | |
| 8 | 3.3V | 43 | GP20_I2C_1_SDA | |
| 9 | GND | 44 | GP84_SD_0_CLK_FB | |
| 10 | 3.3V | 45 | GP27_I2C_6_SCL | |
| 11 | GND | 46 | GP131_UART_1_TX | |
| 12 | 1.8V | 47 | GP28_I2C_6_SDA | |
| 13 | GND | 48 | GP14 | |
| 14 | DCIN | 49 | 閒置 | |
| 15 | GND | 50 | GP42_I2S_2_RXD | |
| 16 | USB_DP | 51 | GP111_SPI_2_FS1 | |
| 17 | PWRBTN # | 52 | GP40_I2S_2_CLK | |
| 18 | USB_DN | 53 | GP110_SPI_2_FS0 | |
| 19 | 故障 | 54 | GP41_I2S_2_FS | |
| 20 | USB_VBUS | 55 | GP109_SPI_2_CLK | |
| 21 | PSW | 56 | GP43_I2S_2_TXD | |
| 22 | GP134_UART_2_RX | 57 | GP115_SPI_2_TXD | |
| 23 | V_BAT_BKUP | 58 | GP78_SD_0_CLK | |
| 24 | GP44 | 59 | GP114_SPI_2_RXD | |
| 25 | GP165 | 60 | GP77_SD_0_CD # | |
| 26 | GP45 | 61 | GP130_UART_1_RX | |
| 27 | GP135_UART_2_TX | 62 | GP79_SD_0_CMD | |
| 28 | GP46 | 63 | GP129_UART_1_RTS | |
| 29 | 閒置 | 64 | GP82_SD_0_DAT2 | |
| 30 | GP47 | 65 | GP128_UART_1_CTS | |
| 31 | RCVR_MODE | 66 | GP80_SD_0_DAT0 | |
| 32 | GP48 | 67 | OSC_CLK_OUT_0 | |
| 33 | GP13_PWM1 | 68 | GP83_SD_0_DAT3 | |
| 34 | GP49 | 69 | FW_RCVR | |
| 35 | GP12_PWM0 | 70 | GP81_SD_0_DAT1 |
此圖像調用引腳 1 (紅色箭頭) 和引腳 70 (黃色箭頭) 的位置。其他引腳的位置遵循前後模式, 引腳2直接位於引腳1之上, 引腳69直接高於引腳70。
有關Intel® Edison 運算模組 的更多詳細資訊, 請參閱:
