描述
如果啟用重新配置選項的相鎖迴圈 （PLL） 沒有指定補償頻率，您可能會在 Quartus® II 軟體設計配接器報告中看到此警告。
解決方法
若要設定 PLL Intel® FPGA IP可重新配置 PLL 的 PLL 補償目標，請在 Quartus II 作業編輯器中建立「比對 PLL 補償頻率」作業。
PLL 頻率節點的語法必須特定，才能在「分配編輯器」中保存。 篩選節點尋找程式中的後編譯篩選器中的 *divclk[* ，以找到正確的名稱。
例如：
clkrst：u_clkrst|adc_pll_ip：u_adc_pll_ip|adc_pll_ip_0002：adc_pll_ip_inst|altera_pll：altera_pll_i|altera_cyclonev_pll：cyclonev_pll|divclk[0]
在本 PLL Intel® FPGA IP實例中 ，divclk[0] 對應計數器 CO 的位置。
此解決方法/修正適用于已啟用重新配置功能的 PLL。 請參閱未啟用重新設定功能的 PLL 相關解決方案。