文章 ID: 000073738 內容類型: 疑難排解 最近查看日期: 2016 年 09 月 27 日

為什麼 I/O 標準分配會影響鄰近未使用的銀行的 VCCIO 電壓?

環境

  • Intel® Quartus® II 訂閱版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於更適合的報告錯誤,I/O 標準分配將在下列所有情況下影響其鄰近未使用銀行在 Stratix® V 裝置中的 VCCIO 電壓:

    - 預設 I/O 標準為 3.3V
    - 需要 2.5V VCCPD 的 I/O 標準分配給 I/O 銀行
    - 上述 I/O 銀行與其鄰近的 I/O 銀行共用 VCCPD
    - 上述連續的 I/O 銀行未使用

    在此案例中,未使用的鄰近 I/O 銀行的 VCCIO 電壓意外地顯示配接器報告中的 1.2V。

    例如,如果您將 2.5V I/O 標準指派給 I/O 銀行 7A 和 7B,當預設 I/O 標準為 3.3V,I/O 銀行 7C 和 7D 未使用時,7C 和 7D 的 VCCIO 電壓在配接器報告中顯示為 1.2V。

    因為這只是更合適的報告錯誤,您可以忽略報告並提供適當的所需電壓。

    解決方法

    此問題已在 Quartus® II 軟體版本 13.0 中解決。

    相關產品

    本文章適用於 4 產品

    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Stratix® V E FPGA
    Stratix® V GX FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。