文章 ID: 000073744 內容類型: 疑難排解 最近查看日期: 2012 年 02 月 07 日

Stratix PCI Express IP Core Testbench 世代的 V Avalon MM 硬 IP 故障

環境

  • Intel® Quartus® II 訂閱版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    適用于 PCI 的 Avalon MM 硬 IP 的測試台產生失敗 11.1 SP2 版本中的快速 IP 核心。故障是由 PIPE 介面上的訊號不匹配。匯流排功能模型 (BFM) 在 PIPE 介面上包含兩個新的訊號: txmargin 以及 txswing 哪些 PCI Express IP 核心的 Avalon-MM 硬 IP 不包括。

    解決方法

    解決方法是新增訊 txmargin 號和 txswing 訊號 產生 PCI Express IP 核心的 Avalon MM 硬 IP 測試台與命令 msim_setup.tcl 腳本 線。

    在目錄中輸入下列命令,其中包括 您的 .qsys 檔案,稱為 .qsys:

    1. sopc_builder --script="/sopc_builder/bin/tbgen.tcl" .qsys
    2. ip-generate --file-set=SIM_VERILOG --system-info=DEVICE_FAMILY="Stratix V" --report-file=spd:top_tb.spd --component-file=_tb.qsys
    3. ip-make-simscript --spd=top_tb.spd

    msim_setup.tcl腳本是在良師目錄中建立。

    此問題已在 Quartus II 軟體的版本 12.0 中修復。

    相關產品

    本文章適用於 1 產品

    Stratix® V FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。