文章 ID: 000073759 內容類型: 疑難排解 最近查看日期: 2014 年 04 月 14 日

為什麼Intel® Quartus® II 軟體錯誤地顯示關鍵警告：計時分析是在核心hps_sdram_p0使用具有初步計時模型和限制的 Quartus® II v13.1 執行。？

環境

  • Intel® Quartus® II 軟體
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Quartus® II 軟體版本 13.1 Update 3 和更新版本中的問題，在編譯 V SoC HPS 設計Cyclone®時，您可能會看到下列關鍵警告。

    關鍵警告：在核心hps_sdram_p0使用 Quartus II v13.1 執行計時分析，並具有初步計時模型與限制。您必須在未來的 Quartus II 版本中再生此 IP，以更新與計時模式相符的計時限制

    計時模型是 ACDS 版本 13.1 更新版本中所列的Cyclone® V SoC 裝置的最終版本：

    Altera完整設計套件版本 13.1 更新版本說明

    解決方法

    可以放心地忽略這個關鍵警告。

    相關產品

    本文章適用於 3 產品

    Cyclone® V SX SoC FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V ST SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。