文章 ID: 000073792 內容類型: 錯誤訊息 最近查看日期: 2014 年 06 月 29 日

錯誤（175001）：無法放置LC_PLL_CHANNEL_CLUSTER

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述 如果您在 Quartus 中透過通道結合和fb_compensation模式導入低延遲 PHY® 對於 Stratix® V 裝置的 II 12.1，並且需要重新配置 Tx PLL，您可能會在上面出現更合適的錯誤。
    解決方法

    您應該為每個通道的tx_pll增加XCVR_TX_PLL_RECONFIG_GROUP作業，以實現 Tx PLL 合併。

    您可以在合成後的結果中找到tx_pll名稱。

    相關文章

    相關產品

    本文章適用於 3 產品

    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Stratix® V GX FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。