文章 ID: 000073810 內容類型: 疑難排解 最近查看日期: 2013 年 11 月 01 日

EMIF 最大頻率規格更新

環境

  • Intel® Quartus® II 訂閱版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    此問題影響到 DDR2 和 DDR3 產品。

    Arria V GX/GT/SoC 或 Cyclone V 上的 DDR2 和 DDR3 介面 SoC 裝置在時間關閉時可能會遇到問題 在特定的最高頻率。

    解決方法

    此問題的解決方法是適用適當的方法 適用于您組態的解決方案,如下所述。(聲明) 表演僅適用于元件拓撲;DDR2 DIMM 配置 不會受到影響,並且不支援 DDR3 DIMM 組態。)

    DDR2 SDRAM EMIF 最大頻率規格 更新Arria V GX/GT/SoC 或 Cyclone V 和 SoC 裝置

    • 針對Arria V GX,-C5 速度等級裝置 與使用 2 個晶片的 DDR2 SDRAM 元件連線 350 MHz 的硬記憶體控制器: 將 400 MHz DDR2 SDRAM 元件升級為 533 MHz DDR2 SDRAM 元件 達到 333 MHz 的介面頻率。
    • 針對Arria V GX,-C5 速度等級裝置連接 使用使用硬記憶體選擇具有 1 晶片的 DDR2 SDRAM 元件 控制器在 400 MHz: 將 400 MHz DDR2 SDRAM 元件升級為 533 MHz DDR2 SDRAM 元件 達到指定的最大頻率。 * 如果您在版本中的此組態出現計時失敗 13.0 SP1 DP5,向Altera提出服務請求。此規格 支援版本 13.1。
    • 針對Arria V GX/GT,-I5 速度等級裝置連接 使用使用硬記憶體選擇具有 1 晶片的 DDR2 SDRAM 元件 控制器在 400 MHz: 將 400 MHz DDR2 SDRAM 元件升級為 533 MHz DDR2 SDRAM 元件 達到指定的最大頻率。 * 如果您在版本中的此組態出現計時失敗 13.0 SP1 DP5,向Altera提出服務請求。此規格 支援版本 13.1。

    DDR3/DDR3L SDRAM EMIF 最大頻率規格 更新Arria V GX/GT/SoC 或 Cyclone V 和 SoC 裝置

    • 針對 Cyclone V SoC (SE/SX)-A7 速度 等級裝置與 DDR3 或 DDR3L SDRAM 元件連線,搭配 使用 400 MHz 的 HPS 硬記憶體控制器選擇 1 晶片: 將 533 MHz DDR3 SDRAM 元件升級為 667 MHz DDR3 SDRAM 元件 達到指定的最大頻率。 * 如果您在版本中的此組態出現計時失敗 13.0 SP1 DP5,向Altera提出服務請求。此規格 支援版本 13.1。
    • 針對Cyclone V GX/E,-C6 速度等級裝置連接 使用 DDR3 或 DDR3L SDRAM 元件,使用 2 個晶片選擇 400 MHz 的硬記憶體控制器: 將 533 MHz DDR3 SDRAM 元件升級為 667 MHz DDR3 SDRAM 元件 達到指定的最大頻率。
    • 適用于 Cyclone V SoC (SE/SX/ST), -I7 速度等級 裝置與 DDR3 或 DDR3L SDRAM 元件連線,含 1 使用 400 MHz 的 HPS 硬記憶體控制器選取晶片: 將 533 MHz DDR3 SDRAM 元件升級為 667 MHz DDR3 SDRAM 元件 達到指定的最大頻率。
    • 針對Arria V GX/GT,-I3 速度等級裝置連接 使用 DDR3 或 DDR3L SDRAM 元件,使用硬碟選擇 1 晶片 533 MHz 的記憶體控制器: 將 533 MHz DDR3 SDRAM 元件升級為 667 MHz DDR3 SDRAM 元件 達到指定的最大頻率。
    • 針對Arria V GX,-C4 速度等級裝置連接 使用 DDR3 或 DDR3L SDRAM 元件,使用硬碟選擇 1 晶片 533 MHz 的記憶體控制器: 將 533 MHz DDR3 SDRAM 元件升級為 667 MHz DDR3 SDRAM 元件 達到指定的最大頻率。
    • 針對Arria V GX,C5 速度等級裝置連接 使用 DDR3 或 DDR3L SDRAM 元件,其中 1 個晶片選擇使用任一 533 MHz 的軟記憶體或硬記憶體控制器: 將 533 MHz DDR3 SDRAM 元件升級為 667 MHz DDR3 SDRAM 元件 達到指定的最大頻率並避免執行記憶體 介面 425-449 MHz。
    • 針對Arria V GX/GT,I5 速度等級裝置連接 使用 DDR3 或 DDR3L SDRAM 元件,其中 1 個晶片選擇使用任一 533 MHz 的軟記憶體或硬記憶體控制器: 將 533 MHz DDR3 SDRAM 元件升級為 667 MHz DDR3 SDRAM 元件 達到指定的最大頻率並避免執行記憶體 介面 420-449 MHz。

    此問題無法解決。

    最大頻率規格的解決方案已經 已在外部記憶體介面規格估算器中更新。

    相關產品

    本文章適用於 2 產品

    Arria® V FPGA 與 SoC FPGA
    Cyclone® V FPGA 與 SoC FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。