描述
此問題可能是由於 PCIe 之間不匹配所導致® SOPC 建置器中的頻率設定與系統頻率連線。
當在「Avalon」索引標籤下的「Avalon®頻率域」中選擇「使用 PCIe 核心頻率」欄位時，核心期望應用程式頻率與pcie_core_clk相同。因此，如果使用者邏輯使用不同的頻率來源，核心可能會退回多個垃圾資料。 在此案例中，您可能會在 Avalon-MM 介面上看到許多TxsReadDataValid_o與TxsReadData_o的傳解，包括有或沒有待決的 MRD 要求。
有兩種方法可以解決這個問題：
1. 如果打算進行同步設計，請選取「使用 PCIe 核心頻率」，並將pcie_core_clk連接到其他應用程式頻率。
2. 如果需要非同步設計，請選取「使用獨立頻率」，應用程式頻率可連接到任何頻率源。