文章 ID: 000073868 內容類型: 疑難排解最近查看日期: 2021 年 07 月 23 日

為何 IOPLL 輸出頻率在Intel Agilex 7 FPGA頻率與 PLL 使用指南中®使用「進階模式」後，無法按照預期運作？

環境

錯誤 ID: 00623979

文件文件 ID: 683761 版本已找到: 2021-06-21 版本已修正: 2022-11-09

BUILT IN - ARTICLE INTRO SECOND COMPONENT

描述

由於Intel Agilex® 7 FPGA計時與 PLL 使用指南（UG-20216）版本 2021.06.21 的問題，表 18 中 C1-C7 計數器的位址圖不正確。

因此，如果您按照表格 18 中的位址圖操作，IOPLL 輸出頻率將無法按預期輸出正確的頻率。

解決方法

若要解決此問題，請按照位址設定和 C 計數映射（如下表所示）進行。

此問題從 Intel Agilex 7 FPGA®時鐘與 PLL 使用者指南版本 2022.11.09 的版本開始修復。

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。查看這個頁面的英文版。