文章 ID: 000073951 內容類型: 疑難排解 最近查看日期: 2021 年 08 月 12 日

為什麼Cyclone® V HPS EMAC emac*的頻率頻率_tx_clk匯出至計時分析中顯示為 100Mhz 的FPGA網狀架構？

環境

  • Intel® Quartus® Prime Standard Edition 軟體
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Intel® Quartus® Prime Starndard Edition Software 版本 20.1 和更早版本的問題，在啟用 HPS EMAC 時，您可以發現 GMII 頻率頻率為 100Mhz，並將其路由至 Cyclone® V SoC 中的FPGA。

    解決方法

    若要在 V SoC HPS Cyclone®解決此問題，您需要 在 cv_soc_rgmii_5csxfc6_hps_0_fpga_interfaces.sdc 將 emac*_tx_clk的期間從 10n 修正為 8ns。

    相關產品

    本文章適用於 1 產品

    Cyclone® V FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。