文章 ID: 000073959 內容類型: 錯誤訊息 最近查看日期: 2018 年 12 月 06 日

錯誤 （175022）： 無法將HSSI_RSFEC_PLD_ADAPT放置在任何位置以滿足其連接要求

環境

    Intel® Quartus® Prime Pro Edition 軟體
    Stratix® 10 E-Tile 收發器 Native PHY
BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

由於 Quartus® Prime Pro Edition 軟體 18.1.1 及更早版本的問題，Stratix®10 FPGA E-Tile 裝置系列中有 6 個 RS-FEC 區塊，每個 RS-FEC 區塊共用 4 個通道。E-Tile 中總共有 6 個通道（每個 RS-FEC 區塊 1 個通道），用於處理 AVMM2 RS-FEC 數據。這些通道是 3、7、11、15、19 和 23。如果這些通道中的任何一個在IP中以非 FEC 模式實例化，而同一RS-FEC 區塊內的其他通道在單獨的IP中使用RS-FEC 實例化，這將會導致更合適的錯誤。

解決方法

目前沒有解決此問題的方法。

相關產品

本文章適用於 1 產品

Intel® Stratix® 10 FPGA 與 SoC FPGA

1

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

此頁面上的內容是原始英文內容的人工和電腦翻譯的組合。此內容僅供您方便，僅供一般參考，不應被視為完整或準確。如果本頁面的英文版本與翻譯之間存在任何矛盾，則以英文版本為準。 查看此頁面的英文版本。