描述
無論 STRATIX 10 ES2 裝置專用頻率輸入針腳中的晶片輸入終止或關閉 100Ohm 上的 100Ohm，測試波形都將與開啟時相同。QSF 或作業編輯器關閉 LVDS 的輸入終止，無法以行為方式運作。
QSF 設定如下：
#To關閉：
set_instance_assignment───名稱 INPUT_TERMINATION 關閉 -至 CLK_MPLL_FPGA_PL_REFCLK -實體termination_test
set_instance_assignment───名稱 INPUT_TERMINATION 關閉 -至 CLK_MPLL_FPGA_PS_REFCLK -實體termination_test
#To開啟：
set_instance_assignment───名稱 INPUT_TERMINATION DIFFERENTIAL-to CLK_MPLL_FPGA_PL_REFCLK -實體termination_test
set_instance_assignment───名稱 INPUT_TERMINATION DIFFERENTIAL-to CLK_MPLL_FPGA_PS_REFCLK -實體termination_test
解決方法
無論緩衝區的方向為何，軟體始終Rd_termination設定為開啟。更合理的是，當 LVDS I/O 標準用於輸入訊號時，Rd_termination可以開啟和關閉。
我們將在 Quartus Prime® 版本 18.1 中修復。
另外，對於 Quartus Prime® 版本 17.1.2 和 18.0，將提供修補程式來解決此問題。