文章 ID: 000074007 內容類型: 錯誤訊息 最近查看日期: 2016 年 11 月 23 日

警告（332088）：頻率目標「dut|wys~CORE_CLK_OUT」和頻率來源之間的頻率目標「*|altpcie_a10_hip_pipen1b|wys|core_clk_out」之間沒有任何路徑。假設零來源頻率延遲。

環境

  • 適用於 PCI Express* 的 Intel® Arria® 10 Cyclone® 10 硬 IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Quartus® Prime 軟體版本 16.1 和更早版本的問題，在編譯包含 PCI® Express Arria® 10 硬 IP 的設計時，您可能會看到此警告。

    解決方法

    可以安全地忽略此警告。

    此警告預定從 PCI Express 未來發佈的 Arria 10 硬 IP 中移除。

    相關產品

    本文章適用於 1 產品

    Intel® Arria® 10 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。