文章 ID: 000074076 內容類型: 疑難排解 最近查看日期: 2020 年 04 月 02 日

在 Stratix® V 裝置初始化階段，使用者 I/O 針腳在從輸入三狀態向 LVDS I/O 標準的輸入三狀態轉換期間，是否可高速驅動？

環境

    Intel® Quartus® II 訂閱版
BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

是的。 由於使用者 I/O 元件的規格，使用者 I/O 針腳在從輸入三狀態（在 Stratix® V 裝置的初始化階段，從低拉到 LVDS I/O 標準的輸入三狀態轉換期間，磁片磁碟機高。

解決方法

因此，設計為 LVDS I/O 標準的使用者 I/O 針腳的狀態在初始化階段從微弱的拉到 VCCIO、由 VCCIO 驅動的高狀態，以及 LVDS I/O 標準的改變。

相關產品

本文章適用於 1 產品

Stratix® V FPGA

1

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。